Regler | Recent posts | emnet RSS | Søk | Registrer | Logg inn

Klokke og datagjenoppretting krets

Post new topic Reply to topic EDAboard.com Forum Hovedsiden -> Analog Circuit Design -> Klokke og datagjenoppretting krets
Arabiske versjonen Bulgarsk versjon Catalan versjon Tsjekkisk versjon Dansk version Tysk versjon Gresk versjon English version Spansk versjon Finsk versjon Fransk versjon Hindi versjon Kroatisk versjon Indonesisk versjon Italiensk versjon Hebraisk versjon Japansk versjon Koreanske versjonen Litauisk versjon Latvisk versjon Nederlandsk versjon Norsk versjon Polsk versjon Portugisisk versjon Rumensk versjon Russisk versjon Slovakisk versjon Slovensk versjon Serbisk versjon Svensk versjon Tagalog version Ukrainsk versjon Vietnamesisk versjon Kinesisk versjon
Forfatter Melding
xwcwc1234



Joined: 21 juli 2001
Innlegg: 316
Hjalp: 5


Post 08 Dec 2004 11:31 Klokke og datagjenoppretting krets

Hei alle,
Jeg trenger å designe en 10MHz klokke og datagjenoppretting krets. Noen har noen ideer om dette temaet (omfatter fase detektor, VCO og andre)?
Tilbake til toppen
lianming1



Joined: 11 januar 2004
Innlegg: 45
Hjalp: 4


Post 09 Dec 2004 8:24 Klokke og datagjenoppretting krets

kanskje du kan ta ut bok av Razavi
Tilbake til toppen
xwcwc1234



Joined: 21 juli 2001
Innlegg: 316
Hjalp: 5


Post 09 Dec 2004 8:36 Re: Klokke og datagjenoppretting krets

Ja, jeg har lest Razivi bok om dette emnet. Men for nesten CDR kretser, er det ingen frekvens detektoren har bred fange rekkevidde. Det er problemet. Min VCO har alltid stor variasjon under prosessen variasjon og spenning, temperatur osv.
Tilbake til toppen
sutapanaki



Joined: 02 Nov 2001
Innlegg: 557
Hjalp: 31


Post 09 Dec 2004 23:34 Re: Klokke og datagjenoppretting krets

Innkommende data er klokket til senderen slutte med en bestemt frekvens, som du bør vite omtrent - si 10MHz. Hvorfor ikke låse VCO først en vanlig klokke på 10MHz med en PFD, charge pumpe etc. som en PLL og etter at den er låst da bytte over til en fase detektoren mottar din reelle data og gjøre utvinningen. Dermed VCO er allerede oscillerende med en frekvens nær det riktige, og alt du trenger å gjøre er å fange opp fase med hensyn til dataene.
Tilbake til toppen
xwcwc1234



Joined: 21 juli 2001
Innlegg: 316
Hjalp: 5


Post 10 desember 2004 6:04 Re: Klokke og datagjenoppretting krets

Dessverre har min krets ingen auxiluary PLL referanse-inngang, slik at jeg ikke kan låse VCO i en kjent frekvens. Jeg leter etter en krets som kan brukes som PFD i CDR. Det er det jeg vil.
Tilbake til toppen
sutapanaki



Joined: 02 Nov 2001
Innlegg: 557
Hjalp: 31


Post 10 desember 2004 8:59 Re: Klokke og datagjenoppretting krets

Da bør du vite at dataene (for eksempel NRZ) ikke inneholder enrgy på klokkefrekvensen og det er vanskelig å bruke somethink som en PFD å låse for noe som ikke er der. Har du tenkt å gjøre kantdeteksjon å skape energi i klokkefrekvensen?
Tilbake til toppen
andy1



Joined: 24 juli 2004
Posts: 126
Hjalp: 2


Post 13 desember 2004 1:46 Re: Klokke og datagjenoppretting krets

Kan du beskrive mer i detalj hva slags inngangssignal format (NRZ, manchester ...). Ikke bare nødt til å låse klokken til lokal oscilator, må du låse til incomming signalet også. Det kan bli komplisert. Jeg tror det finnes LED som brukes i Ethernet og LAN-program du kan bruke.

Se vedlagte fil for noen grunnleggende ideen.
Tilbake til toppen
Google
AdSense





Post 13 desember 2004 1:46 Annonser






Beklager, men du må logge inn for å vise dette vedlegget

Tilbake til toppen
aicer



Joined: 20 oktober 2004
Innlegg: 7


Post 14 desember 2004 18:01 Klokke og datagjenoppretting krets

Jeg antar du arkitektur er Dual-Loop uten referanse klokke signal ... du trenger PD FD KP LPF & VCO .. Lineær fase PD er egnet for design ditt. Det er ok for 10MHz datahastighet, alle design ferdigheter du kan sjekke papers.The tett loop analyse av PD del er lik den PLL, en av FD del å se rotational frekvens detector.Remember, den VCO behov for å generere multi-phase (0 90 180 270 eller 0 45 90 ... osv.) på grunn av FD requirements.I foreslå et papir om FD del for u "A 3,125-Gb / s Klokke og Data Recovery Circuit for 10-Gbase -LX4 Ethernet "(forfatter: Shen-Iuan Liu et al.)
Tilbake til toppen
CDRCDR



Joined: 15 februar 2004
Innlegg: 82
Hjalp: 2


Post 14 desember 2004 22:24 Klokke og datagjenoppretting krets

Jeg anbefaler Potbaker's PFD for deg å bruke, hvor dobbel økt DFFs brukes til å konstruere fasedeteksjon, deretter to fase detecor (I / Q) konstruere en PFD.It trenger ikke henvisning klokke
Tilbake til toppen
andy1



Joined: 24 juli 2004
Posts: 126
Hjalp: 2


Post 15 desember 2004 6:46 Re: Klokke og datagjenoppretting krets

Jeg tror fremdeles begrepet "klokke recovery" litt misvisende siden, i hvert fall i de fleste gjennomføringen, det er alle dager inntil en lokal klokke slik at det ikke er nødvendig "for å gjenopprette klokken" fra hvor som helst.

Hva vanligvis skjer er at den allerede eksisterende lokale klokke trenger å justere sin fase til imcomming data. Dette lokale klokken er vanligvis hentet fra en lokal oscillator.

Begrepet "klokke justering" er mer beskrivende.
Tilbake til toppen
aicer



Joined: 20 oktober 2004
Innlegg: 7


Post 18 desember 2004 13:21 Klokke og datagjenoppretting krets

ja, akkurat som andy1 saying.There er vanligvis en referanse klokke i mange CDR design.reference klokke kan forbedre oppkjøpet tid og design krets mye easier.In min avhandling, design jeg en CDR med referenceless klokke. Jeg møtte mange problemer som ikke eksisterer i CDR med henvisning clock.So ... kanskje u burde endre topologi hvis du kan eller noen tillatelse.
Tilbake til toppen
Post new topic Reply to topic EDAboard.com Forum Hovedsiden -> Analog Circuit Design -> Klokke og datagjenoppretting krets
Side 1 av 1 Alle klokkeslett er GMT 2 Hours


Abuse | | Administrator | | Moderatorer | | Støtt oss | | sitemap
topic RSS