| Forfatter | Melding |
|---|
tigerajs
Joined: 08 Feb 2006
Innlegg: 30
|  20 februar 2006 3:17 hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| | plz hjelpe meg |
|
| Tilbake til toppen | |
 |
Aravind
Joined: 29 juni 2004
Innlegg: 619
Hjalp: 23
Sted: India
| 20 februar 2006 3:40 hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| Det er tommelfinger regelen u bør ikke bruke et = # 5 b;
u kan bruke # 5 a = b;
fordi det blokkerer uttalelse.
1.it blokker b-verdien på 5 sekunder og gi den til en
2.a = b verdi skje etter 5 sekunder.
simillary for non-blocking uttalelse sin omvendt
u må følge en <= # 5b
fordi den wont blokk tilsvarende påstander |
|
| Tilbake til toppen | |
|
jarodz
Joined: 12 mars 2005
Innlegg: 100
Hjalp: 14
| 20 februar 2006 6:43 hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| A. # 5 a = b, etter 5 tidsenhet, simulator utføre tilordne verdien av B til A.
B. a = # 5 b, når simulatoren effektuere dette utsagnet,
beholde den gjeldende verdien av b, og deretter tildele denne keeped verdi til en etter 5 tidsenhet.
Det er likt med "<=".
Vennlig hilsen
Jarod |
|
| Tilbake til toppen | |
|
nand_gates
Joined: 19 juli 2004
Innlegg: 908
Hjalp: 120
| 20 februar 2006 8:32 Re: hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| Dette er de måter en modell transport forsinkelse og treghet forsinkelser i Verilog simulator.
Hvis ur er kjent med VHDL du får det!
Jeg antar tidsskala som 1ns
# 1 a <= b / This modeller transport forsinkelsen b vises på 'a' after 1 ns
a <= # 1 b / / Dette modeller treghet forsinkelsen 'a' følger 'b' etter 1 ns forsinkelse i additin til dette
noen puls <1ns får filtrere ut på 'a'
PLAESE se linken nedenfor for VHDL!
http://www.gmvhdl.com/delay.htm |
|
| Tilbake til toppen | |
|
novise
Joined: 14 februar 2006
Innlegg: 12
| 20 februar 2006 16:38 Re: hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| | når # 1a <= b for b (t) er tildelt en på tiden t 1, på den andre siden når en <= # 1b blir brukt b (t 1) er tilordnet en ved tid t 1 |
|
| Tilbake til toppen | |
|
rsjgs
Joined: 14 februar 2006
Innlegg: 10
| 26 februar 2006 19:37 Re: hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| | forskjellen er at i det første tilfellet evalueringen av RHS skjer umiddelbart, men assigment etter 1 ns. I det andre tilfellet evalueringen seg ferdig etter 1 ns |
|
| Tilbake til toppen | |
|
darylz
Joined: 24 mars 2005
Innlegg: 132
Hjalp: 4
| 27 februar 2006 3:21 hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| | at nand_gates sagt, er ekstrakt! |
|
| Tilbake til toppen | |
|
bracketx
Joined: 11 januar 2006
Innlegg: 12
| 28 februar 2006 13:20 hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| | hehe, det er flere forklaringer. |
|
| Tilbake til toppen | |
|
positive_edge
Joined: 13 februar 2006
Innlegg: 6
| 01 Mar 2006 20:12 Re: hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| 1)
# 1 a <= b
Evaluering av oppdraget er forsinket med timingen kontroll.
RHS uttrykk evaluert.
Oppdraget er planlagt dvs. en <--- b (t 1)
2) a <= # 1 b
RHS uttrykk evaluert.
Oppdraget er forsinket med timingen kontroll og er planlagt i slutten av køen.
Flyten fortsetter.
a <- b ved simulering tiden t 1 |
|
| Tilbake til toppen | |
|
AlexWan
Joined: 26 desember 2003
Innlegg: 305
Hjalp: 6
| 02 Mar 2006 9:44 Re: hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| 1 # N a <= b
Legge til forsinkelser på venstre side (LHS) i nonblocking oppdrag å modellere combinational logikken er feil.
| Code: |
modul adder_t2 (co, sum, a, b, ci);
output co;
output [3:0] sum;
input [3:0] a, b;
input ci;
reg co;
reg [3:0] sum;
alltid @ (a eller b eller ci)
# 12 (co, summen) <= a b ci;
endmodule
|
Hvis en inngang endringene i tid 15, så hvis a, b og ci innganger alle endres i løpet av neste 9ns, vil resultatene bli oppdatert med de nyeste verdier av a, b og ci. Dette modellering stil tillot ci innspill til utbre en verdi til summen og gjennomføre utganger etter bare 3ns stedet for påkrevd 12ns propagation delay.
Så ikke plass forsinkelser på LHS av nonblocking oppdrag å modellere combinational logikk. Dette er en dårlig koding stil.
Eventuelle gutter kan få flere detaljer inforamtion fra Clifford E. Cummings papirer. [/ Code] |
|
| Tilbake til toppen | |
|
Weng
Joined: 13 januar 2006
Innlegg: 32
| 03 Mar 2006 20:01 Re: hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| Gjøre disse blokkering og nonblocking tildeling gjenspeiler den faktiske krets?
Kan noen kode et eksempel? |
|
| Tilbake til toppen | |
|
Vonn
Joined: 06 Oct 2002
Innlegg: 254
Hjalp: 2
| 06 Mar 2006 2:25 Re: hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| at det gjør ... Her er et eksempel:
hvis du skriver i prosessen din:
a = 1;
b = a;
c = b;
Disse blokkerer oppgave a = b = c = 1 og det genererte krets vil være en 3 buffere knyttet til hverandres
1 --- [buffer ]---> a --- [buffer ]---> b --- [buffer ]---> c
mens hvis du skriver den ved hjelp av non-blocking
a <= 1;
b <= a;
c <= b;
dette er Nonblocking oppdrag som innebærer:
a = 1
b = gammel verdi av en
c = gammel verdi av b
og den faktiske krets vil være F / F i stedet for buffere
1 --- [F / F ]---> a --- [F / F ]---> b --- [F / F ]---> c |
|
| Tilbake til toppen | |
|
yuenkit
Joined: 20 januar 2005
Innlegg: 110
Hjalp: 5
| 10 mars 2006 10:21 Re: hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| | transport forsinkelse og treghet forsinkelse |
|
| Tilbake til toppen | |
|
Weng
Joined: 13 januar 2006
Innlegg: 32
| 14 mars 2006 3:41 Re: hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| | Quote: | Gjøre disse blokkering og nonblocking tildeling gjenspeiler den faktiske krets?
Kan noen kode et eksempel?
|
Jeg beklager at jeg ikke gjorde spørsmålet mitt klart.
Det jeg ville spørre om er om disse blokkering og nonblocking oppgaver med forsinkelser reflektere faktisk krets. Hvordan er forsinkelser i både oppgaver syntetisere til kretsen? |
|
| Tilbake til toppen | |
|
shiv_emf
Joined: 31 august 2005
Innlegg: 641
Hjalp: 16
| 09 Sep 2006 18:18 hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| | Vonn har gitt fine eksempel! kan jeg bruke det for å utforme skift register? / |
|
| Tilbake til toppen | |
|
archillios
Joined: 29 juni 2005
Innlegg: 97
Hjalp: 4
| 12 september 2006 16:53 Re: hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| AlexWan er riktig, er at en dårlig koding stil når det brukes i combinational logikk modellering. Takk for Alex!
se nedenfor:
/ *
dårlig koding stil eksempel
* /
modul adder_t2 (co, sum, a, b, ci);
output co;
output [3:0] sum;
input [3:0] a, b;
input ci;
reg co;
reg [3:0] sum;
alltid @ (a eller b eller ci)
# 12 (co, summen) <= a b CI; / dårlig non-blokk oppgave forsinkelse koding stil
endmodule
module TB;
reg [3:0] a, b;
reg ci;
wire [3:0] sum;
wire co;
adder_t2 dut (. co (co). sum (sum). a (a),. b (b). ci (CI));
innledende
begynne
# 0 (a, b, ci) = (4'h1, 4'h1, 1'h0);
# 50;
# 11 (a, b, ci) = 4'h2, (4'h5, 1'h1);
# 5 (a, b, ci) = (4'he, 4'h0, 1'h1);
# 9 (a, b, ci) = (4'h5, 4'h1, 1'h0);
# 50;
$ display ( "god natt");
$ stopp;
slutt
endmodule
/////////////////////////////////////////
uventet oppførsel vil bli sett.
etter a / b / ci endres, (co, summen) <= a b ci; er planlagt på 12 tidsenhet senere, før den tid kommer, noen endring av a / b / CI vil påvirke ( co, sum), slik at forsinkelsen er ikke # 12. |
|
| Tilbake til toppen | |
|
Google
AdSense
| 12 september 2006 16:53 Annonser | | |
|
|
|
|
| Tilbake til toppen | |
|
foster_cn
Joined: 14 januar 2003
Innlegg: 74
Hjalp: 2
| 14 september 2006 7:06 hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| | does the # 1 i en <= # 1 b betyr flipflop overgangen tid? |
|
| Tilbake til toppen | |
|
darylz
Joined: 24 mars 2005
Innlegg: 132
Hjalp: 4
| 14 september 2006 7:13 hva er forskjellen mellom # 1 a <= b og a <= # 1 b | | |
|
| | oppdraget sekvensen er annerledes! |
|
| Tilbake til toppen | |
|
