| Forfatter | Melding |
|---|
r_p_sanna
Joined: 18 oktober 2004
Innlegg: 69
|  19 mars 2006 18:38 opprette pekere i Verilog | | |
|
| Hei,
er det en måte jeg kan lage pekere eller lister i Verilog? Jeg tror VHDL kan lage en plate som jeg mener er en tilsvarende av pekere i C. innganger er velkomne. |
|
| Tilbake til toppen | |
 |
stevepre
Joined: 10 mai 2001
Innlegg: 92
| 20 mars 2006 9:57 Re: lage pekere i Verilog | | |
|
| VHDL rulleblad er ikke en peker. Det er bare en datastruktur som kombinerer annen type datatyper i ett.
nei. Verilog gir ikke denne typen evne, med mindre du bruker systemet Verilog. |
|
| Tilbake til toppen | |
|
yaseen1
Joined: 20 mai 2006
Innlegg: 49
| 31 januar 2007 23:00 Re: lage pekere i Verilog | | |
|
| | Det er ikke mulig å lage lister i Verilog. |
|
| Tilbake til toppen | |
|
Google
AdSense
| 31 januar 2007 23:00 Annonser | | |
|
|
|
|
| Tilbake til toppen | |
|
aji_vlsi
Joined: 10 september 2004
Innlegg: 640
Hjalp: 72
Sted: Bangalore, India
| 01 Feb 2007 5:36 Re: lage pekere i Verilog | | |
|
| | yaseen1 skrev: | | Det er ikke mulig å lage lister i Verilog. |
Vel, du * kan * modellen linket liste, selv om det er en fin 2-måneders turnustjeneste prosjektet kanskje. Avtalt det er enklere med VHDL og enda mer med SV.
Ajeetha, CVC
www.noveldv.com |
|
| Tilbake til toppen | |
|
