synkron og asynkron

EDAboard.com Forum Hovedsiden -> PLD, SPLD, GAL, CPLD, FPGA Design -> synkron og asynkron

Forfatter

Melding

s_vlsi

Joined: 16 mai 2006
Innlegg: 21

26 mai 2006 13:56 synkron og asynkron

kan noen fortelle meg forskjellen mellom synkron og aynsynchronous restarte med Verilog koden?
som tilbakestilling bør vi gå for? Spørsmål

Takk & Hensyn

Tilbake til toppen

sree205

Joined: 13 mars 2006
Innlegg: 421
Hjalp: 30

27 mai 2006 8:40 synkron og asynkron

hvorfor ikke u lese avisen på tilbakestilles av Clifford Cummings? denne koblingen har en oppgave om tilbakestilles, vil dette bidra til forståelse.

http://www.sunburst-design.com/papers/

Tilbake til toppen

louisnells

Joined: 08 May 2006
Innlegg: 212
Hjalp: 13

27 mai 2006 13:27 Re: synkron og asynkron

I synkron en tilbakestilling skjer bare når klokken er aktiv (enten på ve gå eller-ve gå puls). dvs: du har lagt reset signalet før klokken kanten prøver det.
Men i asynkron reset tilbakestilling skjer umiddelbart.

Tilbake til toppen

zainmirza

Joined: 24 desember 2005
Innlegg: 134
Hjalp: 32
Sted: Islamabad

27 mai 2006 19:11 synkron og asynkron

plz også skrive abt overføringen dvs. synkron og asynkron Transmission.

Tilbake til toppen

Google
AdSense
Google Adsense

27 mai 2006 19:11 Annonser

Tilbake til toppen

louisnells

Joined: 08 May 2006
Innlegg: 212
Hjalp: 13

27 mai 2006 19:30 Re: synkron og asynkron

Dersom overføringen er synchrounous det vil være noen referanse signal (klokke) som gjør jevnaldrende involvert i kommunikasjonen trinn i kor. Den ICSP tilkobling fra PIC-programmerer til LC er synkrone, fordi det er en referanse klokke i ICSP.
I asynkron overføring vil det ikke være noen slike refernce signal. For eksempel RS232 ingen klokke signal for-all.

zainmirza skrev:

plz også skrive abt overføringen dvs. synkron og asynkron Transmission.

Tilbake til toppen

dsocer

Joined: 04 Apr 2006
Innlegg: 11

29 mai 2006 4:45 Re: synkron og asynkron

synkron: alltid @ (posedge clk)
begynne
hvis RST (== 0) ......
else ..............
slutt

asynkron: alltid @ (posedge clk eller negedge RST)

Jeg tror synkron er bedre i de fleste programmer.

Tilbake til toppen

sree205

Joined: 13 mars 2006
Innlegg: 421
Hjalp: 30

30 mai 2006 12:36 synkron og asynkron

Incase for å få en asynkron innspill til måten gjøre det synkronisere uten metastability er å doble floppe den asynkrone innspill og å bruke produksjon av andre floppen i design.

Den samme metoden gjelder også et signal traversering fra en klokke domene til et annet.

Tilbake til toppen

shankarmit

Joined: 22 juni 2005
Innlegg: 188
Hjalp: 8
Sted: India

30 mai 2006 14:13 Re: synkron og asynkron

Asynchornous reset er uavhengig av klokke og restarte vil fungere ..

bruk hvis reset = 1 da ..

elsif (alle dager inntil (at) klokke) ..

I synkron reset .. bare hvis klokken er aktiv (postive eller negative) .. og restarte vil fungere

if (alwy (at) clocl)
if (reset) ..

beklager jeg er ikke god i Verilog .. u skrive på denne måten ..

Hilsen
Shankar

Tilbake til toppen

eelinker

Joined: 12 februar 2006
Innlegg: 572
Hjalp: 12
Sted: PERSIA

21 juli 2006 6:31 synkron og asynkron

In the name of ---
diffrences er:
1) asynchronus har ingen klokke, og basert på portene forsinke snarere enn flip-flop.
2) asynchronus er ikke støttet av CAD-verktøy, så det er ikke klokt å designe asynkrone.
3) for mer informasjon om asynkron utforming referere til ASCnotes.pdf i nettet.
hilsen

Tilbake til toppen

vcnvcc

Joined: 21 juli 2006
Innlegg: 88
Hjalp: 1

21 juli 2006 9:21 Re: synkron og asynkron

noen punkter abt tilbakestille synch. og Async

1. ASYNCH reset er sammenligningen raskt å synkronisere, tar mindre maskinvare, tar mindre strøm, men
sjansene er der for timing brudd for Async nullstilt.

Tilbake til toppen

bansalr

Joined: 22 desember 2005
Innlegg: 158
Hjalp: 13

21 juli 2006 10:19 Re: synkron og asynkron

Plz gå til linken nedenfor for å få mer diskusjon om ASYNC vs synkronisert

http://www.deepchip.com/items/0396-01.html

Tilbake til toppen

kaustubhkhole

Joined: 21 januar 2006
Innlegg: 102

23 juli 2006 18:34 synkron og asynkron

Klokke og uten klokke!
Dette er den enkleste def .....

Tilbake til toppen

Haytham

Joined: 06 Jun 2004
Innlegg: 225
Hjalp: 14
Sted: Egypt

23 juli 2006 21:53 Re: synkron og asynkron

Hei
Synkron reset betyr å prøvesmake tilbakestille med klokken kanten (enten pos eller neg)
Mens Asynkron reset betyr å restarte når stadig tilbakestillingsknappen tilstanden er aktiv.
Et viktig tema på asynchrounous reset er at det skal e fjernet synchrnously fra modulen tilbakestille inngang og dette anses som et problem på systemintegrasjon.

følgende Verilog er riktig

Quote:

synkron: alltid @ (posedge clk)
begynne
hvis RST (== 0) ......
else ..............
slutt

asynkron: alltid @ (posedge clk eller negedge RST)

For digitale IC design, vi alltid bruke asynchrnous tilbakestilling

For synkron overføring betyr at klokken signalet blir overført med data mens en asynkron betyr ingen klokke info i det hele tatt.

I asynchrnous overføring er klokken re-utdraget fom data ved hjelp CDR krets (klokke-data recovery) og dataene er synkronisert med klokken mottaker domenenavn ved å bruke 2 FF's minst

Takk

Tilbake til toppen