Regler | Recent posts | emnet RSS | Søk | Registrer | Logg inn

Hva "ECL", "CML", "LVDS",


Post new topic Reply to topic EDAboard.com Forum Hovedsiden -> Analog IC Design & Layout -> Hva "ECL", "CML", "LVDS",
Forfatter Melding
håndlag



Joined: 25 februar 2007
Innlegg: 45
Hjalp: 2
Sted: Østerrike


Post 15 mars 2007 23:45

cml LVDS


Hei

Jeg ser noen ganger at ppl bruke CML krets for å gjøre ... bla bla .. og bruk LVDS grunn av ... bla bla ... og ECL ....

Hvilke catigory eller gren av vitenskapen disse ordene hører til?

Jeg tror disse enkelte typer I / Os interface standarder (ikke sikker og må korrigeres hvis jeg tar feil) ..

Jeg vil lære mer om dem .. Så, hva skal jeg lese eller søk etter?

Jeg skulle designe en høy frekvens og store divisor counter .. hvilken av dem bør jeg bruke og hvorfor?

C / Cts og adv. / ulemper ved hvert .....

Vennligst gi meg nyttig stoff om dem ...

for help .. Very Big Takk for hjelp ..

Hilsen,
- Knack
Tilbake til toppen
ieropsaltic



Joined: 25 september 2006
Innlegg: 205
Hjalp: 44


Post 16 mars 2007 12:00

LVDS cml ECL sammenlign


ECL står for Emitter Coupled Logic. It's a high speed logic familien fordi transistorene er aldri lov til å mette. Dens struktur er svært lik den analoge differensielle forsterkere.

CML står for Current Mode Logic. Det er en høy hastighet logikken familien lik ECL bortsett fra at en familie er bufret ved utgangen mens den andre ikke.

LVDS står for Low Voltage Differential Signaling. Denne logikken familien bruker differensielle signalene ca 700mV å representere 0'er og 1'ere.

For høy hastighet skillevegger. Tror jeg at de mest vanlige logikken familier er CML eller dynamisk logikk.
Tilbake til toppen
srieda



Joined: 24 desember 2006
Innlegg: 163
Hjalp: 17
Sted: India


Post 27 mars 2007 12:02

cml krets wikipedia


LVDS - Low Voltage Differential signal brukes i overføring av data mellom prosessorene. LVDS bruker signaler med svinger rundt 50mV - 400mV ved svært høye frekvenser. Dette brukes vanligvis for høyhastighets kommunikasjon.
LVDS drivere og dekodere har en viktig spesifikasjon i Felles-modus spenningsnivå av signaler. The common-modus nivået varierer wrt den definerte protokollen og spenningen hvor kjernen fungerer.

For å vite mer om LVDS implementering, kan du meldingen meg.
Jeg foreslår at du starter å lese fra LVDS modellering og deretter inn LVDS drivere. Bruk google for å søke etter artikler om disse.
Tilbake til toppen
rfmw



Joined: 10 mai 2001
Innlegg: 519
Hjalp: 38


Post 27 mars 2007 12:25

Re: Hva gjør "ECL", "CML", "LVDS &


"Jeg skulle designe en høy frekvens og store divisor counter"

Definer hva frekvensene vi snakker om her ...
Tilbake til toppen
srieda



Joined: 24 desember 2006
Innlegg: 163
Hjalp: 17
Sted: India


Post 27 mars 2007 13:01

Re: Hva gjør "ECL", "CML", "LVDS &


Jeg har nå jobbet på LVDS drivere opptil 2GHz på 130nm. Det avhenger av teknologi også.
Tilbake til toppen
ahmad_abdulghany



Joined: 12 april 2005
Innlegg: 1369
Hjalp: 212
Sted: Cairo, Egypt


Post 30 mars 2009 8:43

Hva "ECL", "CML", "LVDS",


Hvis du søkte for noen IEEE papirer, gi meg linker og jeg skal få dem for deg!
Tilbake til toppen
Google
AdSense
Google Adsense




Post 30 mars 2009 8:43

Annonser




Tilbake til toppen
xulfee



Joined: 27 mai 2008
Innlegg: 434
Hjalp: 32
Sted: Pakistan


Post 31 mars 2009 6:20

Hva "ECL", "CML", "LVDS",


ECL er Emitter koplet logikk

Lagt etter 2 minutter:

Low-voltage differential signaling, eller LVDS, er et elektrisk signaliserer system som kan kjøre på svært høye hastigheter over rimelig snodd kobber kabler. Den ble introdusert i 1994, og har siden blitt svært populært i datamaskiner, der den utgjør en del av svært høy hastighet nettverk og datamaskiner busser.

Lagt etter 1 minutt:

http://en.wikipedia.org/wiki/Current_mode_logic
Tilbake til toppen
Arabiske versjonen Bulgarsk versjon Catalan versjon Tsjekkisk versjon Dansk version Tysk versjon Gresk versjon English version Spansk versjon Finsk versjon Fransk versjon Hindi versjon Kroatisk versjon Indonesisk versjon Italiensk versjon Hebraisk versjon Japansk versjon Koreanske versjonen Litauisk versjon Latvisk versjon Nederlandsk versjon Norsk versjon Polsk versjon Portugisisk versjon Rumensk versjon Russisk versjon Slovakisk versjon Slovensk versjon Serbisk versjon Svensk versjon Tagalog version Ukrainsk versjon Vietnamesisk versjon Kinesisk versjon
Post new topic Reply to topic EDAboard.com Forum Hovedsiden -> Analog IC Design & Layout -> Hva "ECL", "CML", "LVDS",
Side 1 av 1

subj

text

Alle klokkeslett er GMT 1 Hour
Lignende emner:
Hva er "myk start" og "dødtid" av (5)
Hva er annerledes for "UGBW" og "GBW"? (1)
Hva er komponenten "SMN2", "SMP2" en (2)
Hva er "kopling" og "decoupling" (7)
run "hspice" & "hspice64" ... det (3)
P & R med bare "LEF" fil og ingen "LIB" (4)
hvordan kan måle "makt" og "SWR" for maur (4)
Er betyr "Klasse AB" & "Push pull" (6)
ville """"" waveguide E-flyet filte (2)
Illegal via ( "tsmc18rf" "M1_POLY1" (1)


Abuse | | Administrator | | Moderatorer | | Støtt oss | | sitemap
topic RSS