| Forfatter | Melding |
|---|
Tan
Joined: 23 juli 2006
Innlegg: 167
Hjalp: 7
|  10 november 2007 8:40 FPGA SDRAM controller | | |
|
| Hei jeg har to grensesnitt SDRAM-kontroller med FPGA.
jeg dont ha noen kunnskap om dette problemet.
kan noen vennligst forklare meg hvordan jeg skal gjøre dette eller noe materiale å følge ..
håper dere folkens svare meg.
Takk |
|
| Tilbake til toppen | |
 |
Google
AdSense
| 10 november 2007 8:40 Annonser | | |
|
|
|
|
| Tilbake til toppen | |
|
vlsi_whiz
Joined: 12 november 2005
Innlegg: 171
Hjalp: 24
| 10 november 2007 12:43 FPGA SDRAM | | |
|
| Har du grensesnitt SDRAM med FPGA eller SDRAM kontrolleren? Hvis dens en SDRAM-kontroller, må du sjekke hvor den lokale siden av SDRAM kontrolleren skal kobles til. Hovedsakelig vil det bli en prosessor av noe slag. Du må grensesnittet den lokale siden av SDRAM kontrolleren med prosessorer Adresse, Data busser og også med den lokale klokke, restarte, lese / skrive og få andre prosessor relatert signaler.
Først må du finne ut om SDRAM kontrolleren lokalbuss er kompatibel med prosessoren bussen. Hvis ikke må du bro de to ved hjelp av FPGA. |
|
| Tilbake til toppen | |
|
Tan
Joined: 23 juli 2006
Innlegg: 167
Hjalp: 7
| 12 november 2007 5:44 SDRAM controller FPGA | | |
|
| Takk for ditt svar.
Egentlig JEG dont vite hva som er sd ram controller.Is det for lagring? Hvordan fungerer det?. Jeg ikke fant noen doc hvor jeg kan ha full idé om it.Can du vennligst gi meg mer info om dette?
jeg er fortsatt lete etter info ..
Takk. |
|
| Tilbake til toppen | |
|
arnarendra
Joined: 06 Mar 2007
Innlegg: 26
Hjalp: 4
| 12 november 2007 7:24 implementere dram kontroller i FPGA | | |
|
| SDRAM kontrolleren er den som styrer SDRAM operasjoner. Normalt vil du finne det i de fleste mikroprosessorer. Mikroprosessor vil bruke SDRAM å lagre dataene for behandlingen og dermed trenger en kontroller.
Hvis du forteller hva du trenger å gjøre, så noen vil kunne hjelpe deg. For eksempel har du en kontroller og en FPGA og SDRAM er nødvendig for å brukes sammen med FPGA. |
|
| Tilbake til toppen | |
|
Tan
Joined: 23 juli 2006
Innlegg: 167
Hjalp: 7
| 12 november 2007 8:01 hvordan programmet SDRAM fra FPGA | | |
|
| Egentlig har jeg til å lagre 200 kanaler informasjon (75 biter av data * 200 kanaler). Opprinnelige jeg plassert i et minne, men min FPGA er ikke tilstrekkelig til å holde så mye informasjon, så jeg bestemte meg for å lagre informasjonen min i SDRAM-kontroller og grensesnitt med FPGA for denne purpose.My SDRAM-kontrolleren er HYB25D256160BT.
Jeg begynte å se gjennom dataarket men kunne ikke få anything.Initially det jeg trodde var jeg nødt til å få grundig kunnskap om "Hva er SDRAM controller"? Hvordan fungerer det?
Etter at jeg kan initialisere og grensesnitt med FPGA.
vennligst guide meg .. |
|
| Tilbake til toppen | |
|
arnarendra
Joined: 06 Mar 2007
Innlegg: 26
Hjalp: 4
| 12 november 2007 13:40 SDRAM FPGA controller | | |
|
| Først av alt å svare på spørsmålet ditt, er SDRAM kontrolleren en enhet (eller et program som kjører i FPGA) som genererer de nødvendige signaler (kontroll, adresse) til å skrive på minne eller lese fra den. Det bør også rette seg etter de standarder.
Delenummeret du har angitt er SDRAM brikken som er en DDR SDRAM-minne (ikke controller). Du må ha DDR kontrolleren programmet kjører i FPGA for å lagre informasjon i DDR-minne.
Du kan få den ferdige DDR SDRAM kontrolleren koden tilgjengelig fra FPGA produsenten (Jeg vet at Xilinx og Altera gi det).
Jeg håper det ovenstående forklaring hjelper. |
|
| Tilbake til toppen | |
|
Tan
Joined: 23 juli 2006
Innlegg: 167
Hjalp: 7
| 12 november 2007 16:46 SRAM kontroller program | | |
|
| Tusen takk for hjelpen.
Jeg gikk gjennom doc og planlegger å skrive et program hvor jeg kan programmerbar modus registrerer og kontrollerer operations.Is hva jeg gjør riktig?
eller shouldi søk etter koden som du sa?
Takk igjen. |
|
| Tilbake til toppen | |
|
arnarendra
Joined: 06 Mar 2007
Innlegg: 26
Hjalp: 4
| 13 november 2007 4:38 SRAM kontrolleren på FPGA | | |
|
| Jeg ville foreslå at du kan se etter klare koden. SDRAM kontrolleren er ikke bare programmeringsmodus registre, innebærer det mye mer enn det. I ditt tilfelle er det DDR (Double Data Rate) som er litt mer enn SDR (single data rate). Du må ta vare på timing også.
Hvis du planlegger å skrive koden så vil det ta litt tid så må du også kontrollere den.
Du får kodene fra Altera og Xilinx sammen med deres programvare (qu (at) rtus og ISE henholdsvis). |
|
| Tilbake til toppen | |
|
Tan
Joined: 23 juli 2006
Innlegg: 167
Hjalp: 7
| 13 november 2007 8:01 FPGA-adresse controller | | |
|
| Jeg har gått thorugh den Xilinx site.I fikk grensesnittet koden micron.But min DDR SDRAM er en annen. (HYB25D256160BT) og selskapet er infenion.
Vennligst foreslå |
|
| Tilbake til toppen | |
|
arnarendra
Joined: 06 Mar 2007
Innlegg: 26
Hjalp: 4
| 13 november 2007 8:19 DDR SDRAM controller FPGA | | |
|
| DDR er en standard protokoll. Det bør være den samme for Micron og Infineon (det kan være små forskjeller i tidspunktet hvor du kan bekrefte). DDR produsenter vil i samsvar med JEDEC standarder, så hvis du spør meg det bør ikke være et problem.
Du trenger bare å koble signalene riktig. Kontrolleren koden skal ta vare på timing. |
|
| Tilbake til toppen | |
|
Tan
Joined: 23 juli 2006
Innlegg: 167
Hjalp: 7
| 19 november 2007 17:00 DDR FPGA problem programmert | | |
|
| Jeg fikk pdf av DDR SDRAM grensesnitt med virtex4 FPGA .. men jeg nød koden .. behage sende meg koden hvis noen har det .. jeg søke i alt, men jeg fikk ikke koden ..
behage hjelpe meg ut ..
Jeg laster opp PDF-fil som jeg fikk ..
|
|
| Tilbake til toppen | |
|
