| Forfatter | Melding |
|---|
Pratibha md
Joined: 01 Mar 2007
Innlegg: 223
Hjalp: 148
|  17 mars 2009 12:50 Sync eller ASYNC design? | | |
|
| Er synkron eller asynkron design foretrekkes?
Plz gir grunner. Async design er vanligvis infered av en Latch i FPGA design mens sync design av en flopp.
Så, som er bedre inntrykk av designer? |
|
| Tilbake til toppen | |
 |
Google
AdSense
| 17 mars 2009 12:50 Annonser | | |
|
|
|
|
| Tilbake til toppen | |
|
khamitkar.ravikant
Joined: 15 juli 2008
Innlegg: 228
Hjalp: 114
Sted: India
| 17 mars 2009 13:37 Sync eller ASYNC design? | | |
|
| er alltid bedre å ha synkronisert. design as flip flop utgang på hver tid er forutsigbare og hendelsene forekomme ved klokken arrangementer så det er alltid bedre å bruke sync. design.
hvis u går for ASYNC. design og ytelsen til FPGA få hamperd og u ikke vil få best resultat.
hvis u vil se det samme selv Xilinx gir samme advarsel når u bruke språket maler.
u kan gå til Xilinx ISE's Edit -> språk template -> VHDL -> syntese konstruere -> koding eksempel -> og så u kan sjekke noen av eksemplene som er synkronisert. eller ASYNC.
Xilinx vil gi advarsel om ASYNC. design.
sjekk det. |
|
| Tilbake til toppen | |
|
Pratibha md
Joined: 01 Mar 2007
Innlegg: 223
Hjalp: 148
| 18 mars 2009 5:25 Re: Sync eller ASYNC design? | | |
|
| Først vil jeg gjerne takke for svaret.
Jeg prøvde en ASYNC D flip flop i ISE. Men jeg har ikke fått noen advarsler. Jeg bruker ISE 9.1
Kan du plz foreslå hvordan kan jeg lære Timing analyse i Front end design? Jeg mener enhver evalueringsversjon verktøy? |
|
| Tilbake til toppen | |
|
Radix
Joined: 23 juli 2002
Innlegg: 157
Hjalp: 5
| 18 mars 2009 20:11 Re: Sync eller ASYNC design? | | |
|
| Pratibha MD,
Hva er en ASYNC flip-flop i VHDL / Verilog?
En flip-flop er hva som faktisk gjør en design synkron siden det er en overklokket element. Andre digitale kretser som og, eller, XOR og muxes er ASYNC enheter, men flopper og tellere endre på klokken kanter og fange den tilstand de andre ASYNC enheter.
Du ønsker kanskje å plukke opp en bok om digital design for å bli kjent med noen av begrepene. Truly ASYNC design er ment å være en enda lavere effekt alternativ til å synkronisere design siden du ikke har ledig kjører klokker.
De fleste plagg i FPGA / ASIC er synk design. Eller minst de prøver å være! 
Radix |
|
| Tilbake til toppen | |
|
