Regler | Recent posts | emnet RSS | Søk | Registrer | Logg inn

Hjelp: Hvordan takle IOS som ikke brukes?


Post new topic Reply to topic EDAboard.com Forum Hovedsiden -> PLD, SPLD, GAL, CPLD, FPGA Design -> Hjelp: Hvordan takle IOS som ikke brukes?
Forfatter Melding
honghongrong



Joined: 02 des 2004
Innlegg: 8


Post 04 Dec 2004 4:01

Hjelp: Hvordan takle IOS som ikke brukes?


Jeg bruker Virtex II Pro til å utforme et system.
Men jeg bare bruke et par Ios og det er fremdeles
mange andre IOS som ikke brukes. Hvordan kan jeg håndtere
med disse ubrukte Ios? Skal jeg connenet dem
til bakken?
Tilbake til toppen
nicleo



Joined: 06 Sep 2004
Innlegg: 717
Hjalp: 60


Post 04 Dec 2004 4:14

Hjelp: Hvordan takle IOS som ikke brukes?


Yup, en måte er å koble dem til bakken.
Tilbake til toppen
IanP



Joined: 05 Oct 2004
Innlegg: 6489
Hjalp: 1542
Sted: West Coast


Post 04 Dec 2004 4:19

Re: Hjelp: Hvordan takle IOS som ikke brukes?


Føl deg fri til å forlate dem ikke er tilkoblet, koblet til 0V eller V.. Egentlig ingen rolle ...
Tilbake til toppen
honghongrong



Joined: 02 des 2004
Innlegg: 8


Post 04 Dec 2004 12:41

Hjelp: Hvordan takle IOS som ikke brukes?


Takk for svar
Tilbake til toppen
SolarTorch



Joined: 07 Oct 2004
Innlegg: 66
Hjalp: 2


Post 04 Dec 2004 12:46

Re: Hjelp: Hvordan takle IOS som ikke brukes?


Jeg tror, hvis alle er i / p, direkte koble til GND / VDD. Men hvis ikke sikker, legge til en motstand til å trekke alle i / o ned.
Tilbake til toppen
btbass



Joined: 20 juli 2001
Innlegg: 1187
Hjalp: 113
Sted: Oberon


Post 04 Dec 2004 13:11

Hjelp: Hvordan takle IOS som ikke brukes?


Alle ubrukte innganger bør knyttes høy eller lav, en motstand er ikke nødvendig, alle ubrukte utganger kan stå flytende. Dette er en tommelfingerregel for alle digitale kretser.
Tilbake til toppen
Ace-X



Joined: 25 januar 2002
Innlegg: 590
Hjalp: 26


Post 04 Dec 2004 19:03

Re: Hjelp: Hvordan takle IOS som ikke brukes?


btbass skrev:
Alle ubrukte innganger bør knyttes høy eller lav, en motstand er ikke nødvendig, alle ubrukte utganger kan stå flytende. digital circuits. Dette er en tommelfingerregel for alle digitale kretser.


- most of modern ICs have internal weak pull-up or pull-down, otherwise it will be pain for PCB designer to place hundreds of resistors for unused pins. Ikke for alle - de fleste moderne ICs har interne svake pull-up eller rullegardin, ellers vil det være vondt for PCB designeren å plassere hundrevis av motstander for ubrukte pinner.

, honghongrong,
Du trenger IKKE eksterne pull-downs for vanlige I / O pinner. Sjekk denne linken: _www.xilinx.com / xlnx / xil_ans_display.jsp? GetPagePath = 8272
Det er noen krav for ubrukt RocketIO pins - sjekk denne linken: _www.xilinx.com / xlnx / xil_ans_display.jsp? GetPagePath = 14747.
Likeledes, hvis IC kommer i BGA-pakken, er det lurt å plassere loddetinn pads på PCB for alle pinnene, inkludert ubrukt, ellers vil loddetinnet flyter rundt og kan lage snarveier.

Ace-X.
Tilbake til toppen
Google
AdSense
Google Adsense




Post 04 Dec 2004 19:03

Annonser




Tilbake til toppen
echo47



Joined: Apr 07 2002
Innlegg: 4206
Hjalp: 566


Post 05 Dec 2004 1:45

Hjelp: Hvordan takle IOS som ikke brukes?


Ace-X, din første link nevner ikke Virtex II Pro. Den V2 datablad sier ubrukte pinnene har interne pulldown motstander, men V2P data sheed sier ikke det. Eller det skjulte veldig bra.

If it were my project, I'd leave the pins unconnected on the PC board, and configure them with internal pull-down resistors.
De vil flyte kort under konfigurasjon tid, men de fleste programmer ikke vil vare.
Tilbake til toppen
Ace-X



Joined: 25 januar 2002
Innlegg: 590
Hjalp: 26


Post 05 Dec 2004 9:40

Re: Hjelp: Hvordan takle IOS som ikke brukes?


echo47 skrev:
Ace-X, din første link nevner ikke Virtex II Pro. Den V2 datablad sier ubrukte pinnene har interne pulldown motstander, men V2P data sheed sier ikke det. Eller det skjulte veldig bra.


V2Pro er basert på V2. Du kan også kontrollere dataark side 1:
Quote:
Virtex-II Pro enhetene er bygget på Virtex-II FPGA-arkitektur.
De fleste FPGA funksjonene er identiske med Virtex-II-enheter.

Den eneste forskjellen om vårt tema:
Quote:
The open-drain output pin TDO ikke har en intern pull-up motstander.


Ace-X.
Tilbake til toppen
Arabiske versjonen Bulgarsk versjon Catalan versjon Tsjekkisk versjon Dansk version Tysk versjon Gresk versjon English version Spansk versjon Finsk versjon Fransk versjon Hindi versjon Kroatisk versjon Indonesisk versjon Italiensk versjon Hebraisk versjon Japansk versjon Koreanske versjonen Litauisk versjon Latvisk versjon Nederlandsk versjon Norsk versjon Polsk versjon Portugisisk versjon Rumensk versjon Russisk versjon Slovakisk versjon Slovensk versjon Serbisk versjon Svensk versjon Tagalog version Ukrainsk versjon Vietnamesisk versjon Kinesisk versjon
Post new topic Reply to topic EDAboard.com Forum Hovedsiden -> PLD, SPLD, GAL, CPLD, FPGA Design -> Hjelp: Hvordan takle IOS som ikke brukes?
Side 1 av 1

subj

text

Alle klokkeslett er GMT 1 Hour
Lignende emner:
Hvordan kan du håndtere patenter når du utformer en chip? (13)
hvordan balansere skew av FFS som brukes til å dele klokke? (3)
Hvordan leve med utformingen av en krets med store gjeldende? (16)
hva er de nye frekvensene at folk prøver å bruke? (11)
hjelpe meg å takle programmerbar (3)
Hvordan håndtere. Zap filen? (1)
Hvordan håndtere ESD støy. (1)
Hvordan kan jeg håndtere layouten? (3)
Hvordan Lage UART med Software (ikke brukt SBUF) på 8051 (7)
hvordan man skal håndtere den 0.8mm FBGA pakke (1)


Abuse | | Administrator | | Moderatorer | | Støtt oss | | sitemap
topic RSS