50% Driftssyklus

[engrbabarmansoor]

hvorfor vi vanligvis bruke 50% Driftssyklus
dvs. 50% høy og% 50% lave?
Kan vi bruke andre verdier?
Wht blir effekten av å bruke andre% alder

 

[gingerjiang]

Naturligvis kan vi bruke andre alternativer, det avhenger av programmer.

 

[h]

engrbabarmansoor wrote:

hvorfor vi vanligvis bruke 50% Driftssyklus dvs. 50% høy og% 50% lave?

Kan vi bruke andre verdier?

Wht blir effekten av å bruke andre% alder

 

[gingerjiang]

håndlag wrote:engrbabarmansoor wrote:

hvorfor vi vanligvis bruke 50% Driftssyklus dvs. 50% høy og% 50% lave?

Kan vi bruke andre verdier?

Wht blir effekten av å bruke andre% alder

 

[no_mad]

I ASIC design synspunkt hvis ur design bruker én kant utløst.Så, det should'nt være et problem.

Så lenge du ikke nok tid for data
å stabilisere seg på kanten utløst ... møte ur oppsett n hold tid.Jeg vil si ur design skal være fine.

Dersom ikke, ur, med både klokke kantene.En av ur-syklusen vil være en ulempe.

Håper det hjelper

 

[DZC]

engrbabarmansoor wrote:

hvorfor vi vanligvis bruke 50% Driftssyklus dvs. 50% høy og% 50% lave?

Kan vi bruke andre verdier?

Wht blir effekten av å bruke andre% alder

 

[gingerjiang]

DZC wrote:engrbabarmansoor wrote:

hvorfor vi vanligvis bruke 50% Driftssyklus dvs. 50% høy og% 50% lave?

Kan vi bruke andre verdier?

Wht blir effekten av å bruke andre% alder

 

[paladinzlp]

Vi bruker en 50% Driftssyklus klokke når klokken brukes til ADC.

 

[jasmin_123]

50% Driftssyklus squarewave signal har ingen selv harmonics.

 

[xstal]

En av de mulige årsakene kan være å unngå venting eller oppsett brudd dersom vi bruker ve samt-ve kanten utløses Flops i vår design.vel det er bare meg gjette.Jeg kan stå rettet takk.
Cheers

 

[ch1k0]

50% Driftssyklus square wave har ingen selv harmonics ..Så hva?ikke så viktig (hvis sant ..).ikke overlapper klokker er alt du ser.

50% Driftssyklus square wave har ZERO dc (gj.sn.) verdi, og det
er viktigere.sette kapasitive kopling og se hvorfor.

 

[jasmin_123]

ch1k0 wrote:

50% Driftssyklus square wave har ingen selv harmonics ..
Så hva?
ikke så viktig (hvis sant ..).

 

[ch1k0]

Kan du gi eksempel på programmet der du vil oppdage signal nøyaktig på toppen av andre harmoniske av klokke signal?
kunne du forklare hvorfor periodiske signal 50% Driftssyklus viser ingen andre harmoniske, og periodiske 75% Driftssyklus har?

 

[jasmin_123]

1.Noen sensor som har et rent odde overføre karakteristisk for en null signal og ikke rent odde karakteristisk for ikke-null signal oversetter signalet frekvens til frekvens av selv harmonics av ac excitation.Et eksempel er fluxgate, men det er også mange andre sensorer og eksperimenter, spesielt i fysikk, der gjenkjenning på enda harmonics er svært effektiv.

2.Tenk på siden.

 

[jasmin_123]

ch1k0 wrote:

kunne du forklare hvorfor periodiske signal 50% Driftssyklus viser ingen andre harmoniske, og periodiske 75% Driftssyklus har?

 

[safwatonline]

Beklager, men hvordan du kommer i to ikke-overlappende klokker hver på 50% Driftssyklus !!!!!

 

[ravet]

avhengig av programmet, kan du vurdere om visse Driftssyklus kan få et problem eller ikke, men generelt svært lav Driftssyklus betyr at du
gjorde ikke dra nytte av den lave frekvensen du bruker, for eksempel, hvis du gjør en skillelinjen i en PLL, denne skillelinjen produksjon vil være en inngang til PFD og så, hvis Skillelinje dele for eksempel fra 1 GHz til 50 MHz, og hvis output Driftssyklus svært lav, og du vil at PFD å arbeide på en høyere frekvens enn 50 MHz ,
dvs. å følge den smale puls og ikke gå glipp av det, så du kan sette akseptabel rekkevidde for Driftssyklus, og så videre

 

[tekno1]

Mesteparten av tiden 50% Driftssyklus trengs som klokke signaler der høy og lav varigheter like lenge og så minimal klokken periode kan brukes basert på høyeste krets forsinkelse under høyt eller lavt varighet.Også i noen tilfeller er det viktig å vite hva er Driftssyklus slik at man kan sørge for lengst krets forsinkelse i høy og lav varighet innenfor varighet (tenke på asynkron logikk applikasjoner med ulike forsinkelser på høy og lav klokken varigheter).

Nå er det uendelig av bekymringer i kretsen design og klokt nevnt av andre andre harmonics.Gjennomsnittlig verdi etc. kommer også inn i bildet, avhengig av applikasjon.

Det viktige er å vite hva som skal oppnås - ikke blindt kopiere kretser fra bøker eller andre, og tenker at man gjør en design ber om trøbbel for sikker usikkerheter, unike problemer reiser spørsmål og krever unike løsninger som gjør utforme en morsom jobb.

I mine kretser tid til annen endrer jeg Driftssyklus å minimere tiden så ting kan skje raskere, men dette avhenger av hva jeg gjør.Kort om klokken er 50% er det lettere å generalisere den tankeprosess og delta samlede høyere nivå krets problemer.Noen kretser særlig der stige og falle tiden godt balansert (synkron logikk kretser) stor nytte 50% prosent Driftssyklus klokker med foruroligende mindre Driftssyklus

<img src="images/smiles/icon_smile.gif" alt="Smil" border="0" />