AD7730 Gjennomføring

[ossroosh]

Hei,

I et veie skala prosjekt, har jeg støtt på et merkelig problem.

, ATmega32
and RS-232 serial interface to construst a logging system.

Jeg har ansatt AD7730BNZ,
ATMEGA32
og RS-232 serielt grensesnitt til construst en logging system.I søk på nettet fant jeg ut at somone annet har hatt excactly mitt problem med AD7730 gjennomføring.Her står det:
«Jeg bruker en AD7730BN og en stamme-måler med følsomhet 2mV / V, så inngangsspenningsområde er -0 .. 10mV med 5V eksitasjon. Aktive kanal: IN1 AIN1-;

Når du har konfigurert DAC og FILTER regs, søker fullskala int.kalibrering, er innholdet av gevinst registrere ubetydelig endret, men etter 0-skala int.kalibrering, er innholdet i offset register 800000 - som før kalibrering.Etter at delen er satt i kontinuerlig konvertering-modus.

, independently of the input range, chop/nonchop mode or any other settings.

Etter hvert faller kanten av RDY er dataene registrere lese, men det alltid er FFFFFF,
uavhengig av input range, hugge / nonchop modus eller andre innstillinger.Innholdet i DATA reg er FFFFFF selv på begynnelsen - etter oppdra kanten på RESET.
Synes den delen er demaged eller er det noe at jeg skal ta vare på?Jeg mistenker at dataene registrerer ble låst opp på grunn av kraften sequencing (DVDD og systemet digitale kretsene slås på før AVDD), men jeg brukte 47ohm motstander i føljetong med alle digitale innganger / utganger for å unngå overdreven strømninger.Kanskje det ikke er nok? "
Det var en foreslår, men unsufficint:
"AD7730 AVDD kan slås på etter DVDD. I mitt design AVDD (5V) er avslått i makt-minimere modus og slått-på igjen, når tast er trykket (VDD = 3.6V). IO Alle ledninger er trough 470 Ohms bestått. I min eldste design ingen motstander blir brukt (men AVDD er knyttet til DVDD = 5V). I eldste design
Jeg har en (jeg kan ikke huske hva exectly) problem med ADC og vedtaket ble: DATALINEtoADC var drived til lav, selv
når data readed (trau otrher Dataline).Jeg vet ikke hvorfor,
men i standard design denne koden er ikke nessesary.
En annen ting - i weighscale, som vi produserer, selfcalibrating av ADC brukes ikke (jeg husker ikke hvorfor).
Latching (og forvarming) av chip har jeg se, når AGND er
ikke knyttet til DGND. "

Hva ville du foreslå? Er det noen som ville hjelpe meg?

 

[arnab.bhaumik]

hei,

når jeg var å utvikle denne veiing skala prosjektet først ble jeg også får ffff, men etter noen sjekker inn programvare virker det som ad7730 jobbet, men jeg klarte ikke å hente ut data via programvare: det var en softwire problem ......kan du sjekke programvaren ......................................arnab/vu2bpw

 

[ossroosh]

Arnab, takk for svar!

Jeg tror du har rett.I de siste dagene jeg har jobbet på firmware.Som en løsning som resulterte i en bedre ytelse og mindre låsen opp, fjernet jeg KALIBRERING koder (jeg vet ikke om det er en god jobb eller ikke, men allikevel nødvendig!).Jeg så lagt vaktbikkje knyttet instruksjoner til den, i stedet.Jeg har også formidles noen linjer for å tilbakestille ADC når får ffff.Nå ser det ut til å fungere tilfredsstillende måte!

Men, jeg vet ikke ennå om låsen opp AD7730s er en naturlig problem som må likevel vurderes i firmware eller noe annet?!Kan en dårlig undervisning anledning denne sperren opp?Jeg er sikker på, som du sa, det er ikke et hardware problem.

Her er programmet jeg har skrevet i Bascom-AVR:

$ regfile = "M32def.dat"
'Definer brukt krystall
$ crystal = 4915200 '4.915200 MHz
$ baud = 9600

Config Serialin = Buffered, Size = 25
Config Serialout = Buffered, Size = 25

'Konfigurer SPI maskinvare SPCR register
Config Spi = Hard, Interrupt = Av, Data Bestill = MSB, Master = Ja, Polarity = lav, Phase = 1, Noss = 1, Clockrate = 128
'Init den SPI pinner rett etter CONFIG SPI statement
Spiinit
'Set Watchdog
Config Watchdog = 1024
'Set RDY som Input
Config Pinb.0 = Input 'RDY linje

Dim MSB As Byte
Dim LSB As Byte
Dim vekt som Word
Dim X As Byte

Start Watchdog Start Watchdog
"Set-Up AD7730 for Kontinuerlig konvertering og Les Kontinuerlig drift
Initad7730:
'Skrive 32 de med DIN Høy vil tilbakestille AD7730 til standard staten
Set Portb.5 'Sett DIN Line of AD7730 High
'Skrive 32 føljetong klokke sykluser med DIN høyt å returnere AD7730 til standard staten ved å nullstille den delen
X = & HFF
Spiout X, 1 '
Spiout X, 1 '
Spiout X, 1 '
Spiout X, 1 '

"Skriv til Kommunikasjon Registrer Innstilling Neste Operation som skriv til Filter Registrer
X = & H03
Spiout X, 1 '
X = & B10000000
Spiout X, 1 'skriver Filter Registrer Angi en 50 Hz Output Rate CHOP Mode funksjonshemmede, FASTStep Mode Enabled
X = & B00000001
Spiout X, 1 '
X = & B00000000
Spiout X, 1 '

"Skriv til Communications Registrer Innstilling Neste Operation som skriv til DAC Registrer
X = & H04
Spiout X, 1
X = & B00000000
Spiout X, 1 "Skriv til Mode Registrer deg for å legge 0mV til analog inngangFfffff:
"Skriv til Communications Registrer Innstilling Neste Operation som skriv til Mode Registrer
X = & H02
Spiout X, 1
X = & B00110000
Spiout X, 1 'Write to modus registrere starter kontinuerlig konvertering for 0mV til 10 mV input range, Unipolar, 16 bit data ord og 2.5V referanse, 1 kanal
X = & B00000000
Spiout X, 1"Skriv til Communications Registrer Innstilling Neste operasjon som varig Les From Data Register
X = & H21
Spiout X, 1

Nullstill Portb.5 'Sett DIN Line of AD7730 Low (Sikrer del er ikke Nullstill Mens Kontinuerlig Les Mode)

Read_data:
Waitms 200 'Lag en forsinkelse som 200ms
Hvis Pinb.0 = 1 Så Goto Read_data 'Vent på RDY Lav (Vent RDY pin å gå lavt for å indikere Output oppdatering)
Nullstill Watchdog

"Les 16-Bit Data fra Serieport (Les Konvertering Resultat fra AD7730's Data Register)
Spiin MSB, 1
Spiin LSB, 1
Vekt = Makeint (LSB, MSB)Hvis Vekt> 60000 Så
Goto Initad7730 'Sjekk Latching-up
End ifSend 16-Bit Data til PC
Print "A"; Weight;

Goto Read_data

Slutt

 

[arnab.bhaumik]

gi meg ur email id, kan jeg sende u koden min ..........................

også mension at der hvor u live ????( land)arnab/vu2bpw

 

[ossroosh]

My Email: ossroosh (at) yahoo.com

I mellomtiden er jeg fra Persia.

Takk på forhånd

 

[coshkun]

Kan du sette kodene her please?
Jeg bruker ad7738 jeg tror de er like enheter.

 

[kanukaran]

ya vennligst

 

[coshkun]

Jeg får 40 mv utgang når jeg connetc an0 å gnd.Do jeg trenger for å kalibrere AD7738?og hvordan kan jeg gjøre det?

 

[alinsr]

Hei kjære venner
Jeg arbeider på ad7730BN
Men jeg har et problem, og dvs, de RDY linjen aldri går lavt...
Hva problemet er ment å være??
Takk

 

[paurelian]

ossroosh skrev:

Hei,I et veie skala prosjekt, har jeg støtt på et merkelig problem.
, ATmega32
and RS-232 serial interface to construst a logging system.
Jeg har ansatt AD7730BNZ,
ATMEGA32
og RS-232 serielt grensesnitt til construst en logging system.
I søk på nettet fant jeg ut at somone annet har hatt excactly mitt problem med AD7730 gjennomføring.
Her står det:

«Jeg bruker en AD7730BN og en stamme-måler med følsomhet 2mV / V, så inngangsspenningsområde er -0 .. 10mV med 5V eksitasjon. Aktive kanal: IN1 AIN1-;Når du har konfigurert DAC og FILTER regs, søker fullskala int.
kalibrering, er innholdet av gevinst registrere ubetydelig endret, men etter 0-skala int.
kalibrering, er innholdet i offset register 800000 - som før kalibrering.
Etter at delen er satt i kontinuerlig konvertering-modus.
, independently of the input range, chop/nonchop mode or any other settings.
Etter hvert faller kanten av RDY er dataene registrere lese, men det alltid er FFFFFF,
uavhengig av input range, hugge / nonchop modus eller andre innstillinger.
Innholdet i DATA reg er FFFFFF selv på begynnelsen - etter oppdra kanten på RESET.

Synes den delen er demaged eller er det noe at jeg skal ta vare på?
Jeg mistenker at dataene registrerer ble låst opp på grunn av kraften sequencing (DVDD og systemet digitale kretsene slås på før AVDD), men jeg brukte 47ohm motstander i føljetong med alle digitale innganger / utganger for å unngå overdreven strømninger.
Kanskje det ikke er nok? "

Det var en foreslår, men unsufficint:

"AD7730 AVDD kan slås på etter DVDD. I mitt design AVDD (5V) er avslått i makt-minimere modus og slått-på igjen, når tast er trykket (VDD = 3.6V). IO Alle ledninger er trough 470 Ohms bestått. I min eldste design ingen motstander blir brukt (men AVDD er knyttet til DVDD = 5V). I eldste design

Jeg har en (jeg kan ikke huske hva exectly) problem med ADC og vedtaket ble: DATALINEtoADC var drived til lav, selv

når data readed (trau otrher Dataline).
Jeg vet ikke hvorfor,

men i standard design denne koden er ikke nessesary.

En annen ting - i weighscale, som vi produserer, selfcalibrating av ADC brukes ikke (jeg husker ikke hvorfor).

Latching (og forvarming) av chip har jeg se, når AGND er

ikke knyttet til DGND. "Hva ville du foreslå? Er det noen som ville hjelpe meg?