AHDL 4-fase detektor retning

[demis10]

- Prøv mitt prosjekt av gratis, men minne om donere!

SUBDESIGN detector1
(
CLK, a, b: INPUT, -
dir, klokke: OUTPUT;
)
VARIABEL
a_t, b_t, clock1: dff;
BEGIN
clock1.clk = CLK;
clock1.d = (a_t $ a) # (b_t $ b);
a_t.clk = CLK;
b_t.clk = CLK;
a_t.d = en;
b_t.d = b;
TABELL
a_t.q, b_t.q, a, b => dir;
0, 0, 1, 0 => 1, - klokke til høyre
0, 0, 0, 1 => 0;
1, 0, 1, 1 => 1, -
1, 0, 0, 0 => 0; -
1, 1, 0, 1 => 1, -
1, 1, 1, 0 => 0; -
0, 1, 0, 0 => 1;
0, 1, 1, 1 => 0;
END TABELL;
klokke = clock1.q;
END;