Altera FPGA

[m_llaa]

Salam

Jeg jobber med Altera Development Kit Board, Stratix II, EP2S60
Jeg vil koble min MATLAB design (DSP Builder) ved Avalon Port i qu (at) rtus II med noen komponenter som jeg design med SOPC Builder for eksempel UART.
Jeg har et problem her.Jeg kan bare programmet mitt bord av MATLAB design.
Hvis noen har noen kommentar eller design plz sende til meg.
Jeg donere 20 poeng til gode kommentere eller eksempel.

tanks

 

[samuraign]

gjøre u forventer et stort program eller et lite program for god for u.
Hw abt en teller.Lagt etter 2 minutter:hei,
btw, jeg vet ikke hw å programmere flash-minne.
Så langt har jeg konvertert min. SOF filen til. Hexout format.
Så hw skriver jeg dette. Hexout fil til flash-minne, slik at jeg bruker min
program uten å koble den JTAG porten og laster ned alt.
Jeg vil bruke de ikke-flyktige konfigurasjon.

Har u brukt signal trykk analysator for feilsøking ur interne signaler.

Kanne u lære meg.