ASIC design

[ameed]

Hei alle,For en liten Full tilpasset design, en designer som er fullstendig klar over DFM problemer kan gjøre sin bit

for å øke avkastning.Men til slutt i et stort chip design designeren må være avhengig av

EDA verktøy for å gjøre dette.

Mesteparten av EDA selskaper har kommet ut med verktøy som tar seg av disse DFM problemer.Men

Universal suksess på slike verktøy er fortsatt ukjent!
Kan noen foreslår:?

 

[analog_prodigy]

Jeg tror, synopsys verktøy er god for digitale og Cadence verktøy er god for analog chips.Monte Carlo analyse hjelper oss i å bestemme hvilke avkastning.