Asynkron FIFO Dybde med Rd clk Driftssyklus 25%

[asicganesh]

Jeg ønsker å beregne Asynkron FIFO dybde som vil møte både overløp og underflow tilfeller ..her er mine begrensninger:

1.Skriv Clock er 25MHz Les Clock er 100 MHz
2.Duty Cycle of Les klokken er 25%

Gi meg beskjed hvis det er noen av artiklene eller papirer har alle slike scenarier å beregne AFIFO dybde

Takk

 

[feel_on_on]

u trenger å fortelle oss hvor mye byte rekkefølge dataene du trenger å sende.

 

[asicganesh]

Den skrive og lese Byte sekvensen er 2 byte

 

[kushagrak]

Jeg er veldig ivrig etter å vite hvordan man cal dybden ....

 

[orangelogic]

Hvis les klokken er raskere enn å skrive klokke, hva rolle FIFO spiller her, får det meg forvirret .....

 

[feel_on_on]

Jeg tror du bør sette EMPTY flagget til FIFO dybdedata har blitt skrevet til FIFO, da ... avbryte EMPTY flagg og begynne å lese.