M
mhytr
Guest
Jeg brukte en asynkron ROM i en av mine FPGA design noen monthes ago.But Jeg fant at i de fleste anledninger synkron ROM er brukt, og jeg prøver å transformere min desgin til ASIC. Hvis jeg endrer den til synkron ROM, mye timming tidsplaner vil bli endret og dette vil koste mye tid. Må jeg endre den til synkron ROM? Thanks