J
JohnG300c
Guest
Når du endrer Altera Cyclone II-stasjon styrke modellen innstillingen i "Model Assignment" dialog (via "Signal Integrity" flytende vindu simuleringen er ikke berørt (stige / fall tid det samme for ikke-avsluttet signal). Jeg har "typiske" "svake" og "sterke" innstillinger i modellen oppdraget dialog.
Også når du endrer standard simuleringen logikken familien til LVC innstillingen gjør staven ikke.Hver gang jeg et "reanalyze design" jeg vil ha til å endre pin "teknologien" innstillingen fra "Ukjent" tilbake til "LVC".Jeg mistenker at Altera modellen må endres for å behandle alle I / Os som LV CMOS.
Er det noen "gotchas" Jeg trenger å være klar over?Jeg bruker ikke en FPGA prosjektet, men snarere en PCB-prosjektet (i tilfelle det gjelder).
Også når du endrer standard simuleringen logikken familien til LVC innstillingen gjør staven ikke.Hver gang jeg et "reanalyze design" jeg vil ha til å endre pin "teknologien" innstillingen fra "Ukjent" tilbake til "LVC".Jeg mistenker at Altera modellen må endres for å behandle alle I / Os som LV CMOS.
Er det noen "gotchas" Jeg trenger å være klar over?Jeg bruker ikke en FPGA prosjektet, men snarere en PCB-prosjektet (i tilfelle det gjelder).