ATPG biblioteker simulering med mentor DFT verktøy

F

feel_on_on

Guest
hei, alle

mentor DFT verktøy nødt til å oversette Verilog simulering biblioteket til DFT biblioteker.
Men når jeg bekrefte DFT biblioteker med IcVerify kommando.Det starter en modelsim.
Jeg har for tiden ncverlog simulator.hvis jeg trenger å verifisere DFT biblioteker oversatt fra Verilog-simulering biblioteker med ncverilog, hva jeg burde gjøre?

Takk

 
Hvis jeg var deg, ville jeg bare inspisere din loggfilen som genereres av libcomp - og IFF det er ingen problemer, bare bruker biblioteket - ikke bekymre deg for å simulere det.Jeg har hatt skikkelig flaks med denne tilnærmingen.

John
DFT Digest

 
så du trenger DFT med mentor verktøy også?hvis libcomp generere loggfilen rapportere et misforhold?

 
Jeg har brukt BOH Mentor og Synopsys verktøy i fortiden.

Det var en situasjon der libComp generert en advarsel om en som ikke støttes udp konstruksjon av noe slag.Og det medførte ingen problemer umiddelbart, fordi designen ikke bruker denne cellen - men senere den gjorde, og ATPG ikke virket, og det tok meg litt tid å finne det ut.

De fleste standard celle bibliotek vendors (TSMC, Artisan, osv.) gir en Mentor bibliotek med biblioteket.Sørg for at du ikke har det før du bruker libComp stedet.

John
DFT Digest

 
cellen librares er vår company'libraries, så jeg må generte en mentor bibliotek.
det noen advarsel om varsleren når jeg libComp.

Jeg vil vite om u simulere ATPG bibliotek med modelsim?eller sammen med andre verktøy.Som hvis u trenger ikke å simulere ATPG bibliotekene

 
Nei, det gjorde jeg ikke simulere med Modelsim - hva jeg gjorde var å stole på resultatene, så lenge det ikke var noen advarsler i libComp loggfilen.Men jeg var den eneste brukeren av FastScan biblioteket.

Nå hvis jeg skulle utvikle et bibliotek for andres bruk, ville jeg finne en måte å h (at) ck Bekreft skriptet og simulere det.

Hva advarsler er det du ser?

John

 
libComp loggen viser ingen advarsel og error.But fastscan rapportere noen advarsel som følgende:

Net "varsleren" i modellen er flytende
vcond1 i modellen er ubrukt.

 
Sett det før.Det er egentlig ikke et problem, fordi som du kanskje vet, notifiers er for simulering og flagg timing krenkelser og slikt, som har noe å gjøre med ATPG.

Når det er sagt, men det synes libComp bør minst hekte dem opp med tiex Primitiv, slik at du ikke får meldingen.

 

Welcome to EDABoard.com

Sponsor

Back
Top