ATPG simulering spørsmålet?

[feel_on_on]

Jeg har generert mønster med TetraMax. Men i dag jeg fortsatt ikke får en SDF fil for simulering med NC-Verilog.

Jeg vil vite hvordan du simuate uten SDF-fil og få et riktig resultat?

 

[dft_guy]

Du kan prøve null-forsinkelsen modus - det stort sett ignorerer ethvert tidspunkt sjekker (i angir blokker av cellen modeller) - som med gate-nivå sim, er det eneste tidspunktet du skal møte.Jeg tror det er

-delay_mode null

Jeg har ikke prøvd dette i det siste, så for hva det er verdt ...

John

 

[funzero]

ATPG kan kjøres på 10M selv 1MHz, så dont bekymre deg for design timing.bare å kjøre atpg med ikke SDF filen.

 

[dft_guy]

funzero,

Dessverre er det ikke så enkelt.

block.

Mest celle bibliotekene inneholder gate modeller med en slags standard timing spesifisert, i en `angir
blokk.Denne standard timing brukes, med mindre du uttrykkelig fortelle simulatoren ikke å bruke det.Så sier du:

Quote:

ATPG kan kjøres på 10M selv 1MHz

 

[kiranks9]

u kan gjøre ATPG simulering uten å bruke SDF, vil det være nyttig å grunnleggende sunn fornuft av ur ATPG mønstre.når ur gjør simuleringen kan u aktivere ingen timing sjekk i verktøyet