Avhengighet av propogation forsinkelse på en port på funksjonen Siz

[Resistance]

Jeg vil vite hva som vil være faktorer som påvirker propogation
forsinkelse gjennom en gate?

For nåværende lib som er tilgjengelig kan vi se det fra. Lib RC
verdi ..

Spørsmålet mitt er å kjenne ulike faktorer som påvirker forsinkelse med
decresing feature size ...??????

Hilsen

 

[SKYHIGH]

Slik utgjør propagation delay GJENNOM en logikk gate, bør du vurdere følgende faktorer:

En logikk gate består av flere transistorer, slik at gate-bulk kapasitans, gate-source kapasitans og gate-drain kapasitans per transistor er parasittiske capacitances som utgjør propagation delay.

Den poly-Si og metall lag som interconnect portene og avløp mellom transistorer, innenfor en logikk gate, viser load kapasitans (inkl fringing kapasitans) som utgjør propagation delay.

Omfanget på terskelen spenning (Vth) og forsyningsspenningen (VDD) brukt kan påvirke bytter hastighet, og dermed propagation delay.

Det fan-out eller lasten kapasitans oppfattet på utgangen av logikken kan også utgjøre propagation delay.

Jo mindre transistorer, jo høyere skifter hastighet, lavere vdd og Vth, med lekkasje blir mer betydelig i prosent.The propagation delay er også relativt kortere.Alle disse er skalert nøye.

 

[Resistance]

Hei,
så u kommer til å si at forsinkelsen reduseres med decreaing featurewsize ..veldig sant inntil 135 mikro utover det er ikke sikker?Jeg personlig den tro at dette desember i avtalen vil ikke bli ensartet enn dette?

hilsen

 

[joe2moon]

-------------------------------------------------- ----------------------------
Nøkkelparametere
- Vdd
- Lgate, trukket
- Tox
- Vth
- Isat
- Cj

Vennligst henvis til følgende link, og du får noen ideer
-------------------------------------------------- -----------------------------
http://www.dongbuelec.com/eng/technology/process_130.html

 

[spauls]

DSM forsinkelse årsakene er
(1) Feil prosessen varianter
(2) Multi spenning øyer i samme chip
(3) Multi temperaturen synker (Dynamic IR drop)
(4) Feil overgang
(5) Ubalanse output belastninger.