AVR kjernen fra Opencores - syntaksfeil?

C

CADDevil

Guest
Hallo,

Jeg prøver å simulere og synthetise av AVR kjernen som jeg lastet ned fra www.opencores.org.

Noen prøvd det?
Når jeg prøver å kompilere IP for Modelsim (i FPGAdv 6,1), jeg får syntaksfeil.
Men når jeg ser på kildene, kan jeg ikke se noe galt.Selvfølgelig min kunnskap om VHDL er begrenset, men jeg sjekket det i "Designer's Guide to VHDL") og alt virker OK.

Alle kan hjelpe?Thx CADDevil

 

Welcome to EDABoard.com

Sponsor

Back
Top