bidra til å syntetisere disse verilog kretser.

[triquent]

1) Hva slags kretser blir synthesized inn?
modulen aa (ck, R1, R2)
skriving ck;
output R1, R2; reg R1, R2;
alltid @ (posedge ck) begynner
R1 <= R2;
R2 <= R1;
slutt
endmodule
2) Hva slags combinational kretser blir sythesized inn?
modulen bb (a, b, x)
skriving a, b;
output x; reg x;
alltid @ (a eller b) begynne
x = func (a, b);
slutt
funksjonen func;
skriving a, b;
if (a)
func = b;
endfunction
endmodule

for 3) og 4) er de skal synthesized i samme kretser?hva slags kretser vil de være synthesized inn?
3) alltid @ (d eller R1 eller R2) begynner
R1 = D;
R2 = R1;
slutt
4) alltid @ (d eller R1 eller R2) begynner
R2 = R1;
R1 = D;
slutt

Hvilken bok er bra for å lære syntese?

 

[eziggurat]

Det første er to flip-flops, der ett av flip-flop-utgang er koblet til andre flip-flop skriving og omvendt.Jeg har aldri brukt en flip-flop på denne måten og problemer av ukjent stater som input ikke initialised.

Den andre ser ut til å være galt med func = b.

Jeg er sikker på at du kan jobbe de andre ut.

Søk på Internett for verilog opplæringen.

 

[haoboy]

Den beste måten er å utforme en enkel krets, og deretter bruke DC, fra problemer, u kan få mer.

 

[nj_jack]

du hatt bedre design med sch.det er lett å forstå.