Buck DC / DC-omformer er problemet

S

sorata

Guest
Hei, alle
Jeg implementere en dollar DC / DC-omformer, spenning-modus.Bølgen av Vout skal fungere som Figur 1 (av Matlab-modell).men i min krets gjennomføringen, det Vout starter med høy spenning da oscillates som figur 2 (av krets gjennomføring).
instruksjonene er velkomne, takk!

legge forholdene: input er 5 V DC spenning, jeg vil 1.2V vout.Jeg simulert den krets uten last gjeldende.og tilbakemeldinger spenning er skalert til 0.8V for negative innspill feil forsterker.Rampen signalet viste i figur 2 (/ rampe).br,

Figur 1<img src="http://images.elektroda.net/60_1166763387.jpg" border="0" alt=""/>Figur 2<img src="http://images.elektroda.net/11_1166763497.JPG" border="0" alt=""/>Sist endret av sorata
23. desember 2006 5:02, endret 2 ganger totalt

 
Jeg er forvirret Jeg ser ingen overshoot eller oscillation
står i fig2 (Cadence analog design miljø) er disse du tatt waveforms av fysisk implementert CCT?De ser simulert jeg ikke ser en veksling ringvirkninger på / ut (v / ut).

Jeg f dine snakker om en overshoot ved oppstart, eller i løpet av en linje transient dette er normalt.Ingen kontroll løkke vil svare umiddelbart (linje /
load transienter), hvis du tenke ut en måte å gjøre dette patentet det ditt rike.For å starte opp overshoot se inn myk start CCT's.

 
Jeg tror at den første dc løsning for transient simulering tilsvarer første lukket p-bryteren.Prøv å sette inngangssignaler til utgangspunktet lukket n-bryteren.
I Cadence u kan gjøre dc simulering med lagring dc drift punkt enn merke drift tilstand og node spenning dermed u finner der er galt forutsetning om den krets.

 
Hva er din inngang, utgang og opplastingsforhold?ser ut som at compesation av kretsen er ikke bra.

Og hva er ditt Rampe signal?sawtooth bølgen for Driftssyklus generator

 
max0412 wrote:

Jeg er forvirret Jeg ser ingen overshoot eller oscillation står i fig2 (Cadence analog design miljø) er disse du tatt waveforms av fysisk implementert CCT?
De ser simulert jeg ikke ser en veksling ringvirkninger på / ut (v / ut).Jeg f dine snakker om en overshoot ved oppstart, eller i løpet av en linje transient dette er normalt.
Ingen kontroll løkke vil svare umiddelbart (linje / load transienter), hvis du tenke ut en måte å gjøre dette patentet det ditt rike.
For å starte opp overshoot se inn myk start CCT's.
 
1.i Matlab ur bryter med logikken "1", og med logikken "0".
Men i kretsen, ur pmos vil være med logikken "0" på den første staten, som gjør output = skriving, det
er grunnen til at du har en høy (5 V) i den innledende fasen.
2.u trenger en myk start kontroll, og vanligvis høy side og lave siden bryter ikke vil oppføre seg "enkle omvendte mekanismen" som i din krets.skyter gjennom gjeldende
& Død tid kontroll bør være forsiktig design.

 
Btrend wrote:

1.
i Matlab ur bryter med logikken "1", og med logikken "0".

Men i kretsen, ur pmos vil være med logikken "0" på den første staten, som gjør output = skriving, det er grunnen til at du har en høy (5 V) i den innledende fasen.

2.
u trenger en myk start kontroll, og vanligvis høy side og lave siden bryter ikke vil oppføre seg "enkle omvendte mekanismen" som i din krets.
skyter gjennom gjeldende

& Død tid kontroll bør være forsiktig design.
 
Jeg er enig med Btrend og gi ur ett råd.For hindre synkende konverter effektivitet kontroll pulser for p-MOS og n-MOS brytere må ikke overlapper.Vanligvis deres er gitt gjennom rs klinke, r og s er komplementære.

 

Welcome to EDABoard.com

Sponsor

Back
Top