clk generator

[rixxy]

Må jeg opprette CLK og CLK bar fra en enkelt clk generator med frekvens 27 MHz .. jeg prøvde å bruke NAND låsen men ii fant en overlappende btw det clk baren og clk .. bemerke at jeg skal ta clk bar fra latch O / P og de andre o / p vil være høye alltid (tror jeg det i / p hastigheten er svært raskt til kretsen slik at den ikke reagerer på det).

 

[chinoRuiz]

Kan ikke du sende en skjematisk?
Jeg kan ikke forestille meg hva som er problemet.

Kanskje du må passere gjennom en CLK OG gate (pico gate fra Fairchild for eksempel) og CLK ~ gjennom en NAND pico gate skal ha lik forsinkelser mellom de to.
Det er porten til om lag 2 ns forsinkelse (målt, og 5 ns typisk).

 

[ptoo30]

uten logikk diagrammet noen asumption vil bli lagt til forslaget mitt.du trenger 27MHz cl og xcl.den ene metoden er:
1 multiplisere 27MHz til 54MHz hjelp dobleren (forsinkelse logikken NAND gate)
2 skillet som 54MHz signal med 2 hjelp flipflop
3 Du kan bruke utgang fr FF q og XQ
4 Hvis det fortsatt fasen forskjellen mellom q og XQ (ved hjelp av tradisjonell ff du kan se forsinket XQ) du legger 2 vekselrettere til q-utgang

ha det

 

[rixxy]

ptoo30 skrev:

uten logikk diagrammet noen asumption vil bli lagt til forslaget mitt.
du trenger 27MHz cl og xcl.
den ene metoden er:

1 multiplisere 27MHz til 54MHz hjelp dobleren (forsinkelse logikken NAND gate)

2 skillet som 54MHz signal med 2 hjelp flipflop

3 Du kan bruke utgang fr FF q og XQ

4 Hvis det fortsatt fasen forskjellen mellom q og XQ (ved hjelp av tradisjonell ff du kan se forsinket XQ) du legger 2 vekselrettere til q-utgangha det