CPLD's klinke opp

[vaf20]

Hei mine venner
Jeg bruker Xilinx XC9500 serierekke CPLD.this CPLD arbeid som grensesnitt mellom en generell buss og andre blocks.i brukt en motstander i hver data linje som får fra bussen som klinke opp resistor.i lette etter en formel for å finne ut motstander verdi men ingenting finner .
noen kommentar?
BTW, hva den andre saken jeg bør ta i acount?
tnx på forhånd

 

[str]

hver FPGA-brikke har en latchup gjeldende spesifikasjonen,

kan du beregne motstander verdi med gjeldende krav

for verste opererer tilfelle.

med vennlig hilsen
vaf20 wrote:

Hei mine venner

Jeg bruker Xilinx XC9500 serierekke CPLD.this CPLD arbeid som grensesnitt mellom en generell buss og andre blocks.i brukt en motstander i hver data linje som får fra bussen som klinke opp resistor.i lette etter en formel for å finne ut motstander verdi men ingenting finner .

noen kommentar?

BTW, hva den andre saken jeg bør ta i acount?

tnx på forhånd

 

[vaf20]

tnx amigo
kan du vise ma koblingen XC9536 CPLD eller spartanII FPGA klinke opp verdien?
TIA