dårlig lowB hjørne i Bandgap

[Rocko]

Hallo
Jeg designer en CMOS bandgap krets og jeg er glad for å komme ned til 10mV over det meste av Corner simuleringene (typisk er bedre enn 2-3mV).
Men hjørnene der BJTs er satt til Lav B den bandgap spenning er mer enn 70mV over typ hjørnet og øker med høyere temperatur gjør det samlede resultatet til ca 25mV (verre atskilt hjørne) som er veldig dårlig!

Har noen en løsning på anihilate B-varianten av BJTs?
biasing ...gjennomgripende ...hva?

thx for svar

Rocko

 

[electronrancher]

Dersom beta er lav, vbe er høyere.Når du legger til et fast ptat spenning, den totale bandgap spenningen er høyere.det er ingen knep jeg vet om for å kompensere for varierende VBE (dvs. varierende beta), eller annet vi ikke trenger å klippe noen av våre bandgaps!

slik at du kan vurdere å trimme den gevinst motstander, eller du kan undersøke om 70mV av VBE er virkelig sannsynlig - det kan være WC hjørnet, men en fab måtte være i ganske lei form til å faktisk gi den slags variant.BTW - hva er beta på det hjørnet?50 med et typisk på 200?mine beregninger sier at 70mV er ganske pessimistisk i en sak som dette.

70mV er ca 6%.en god figur av fortjeneste er ca 3% for en kvalitet bandgap, pre-trim.(37mV), men hvis du bruker en standard celle (Brokaw, etc) det er bare Fab variasjon, og har lite å gjøre med kretsen din, forutsatt at du vet hva du gjør og cellen har ingen boobytraps.jeg bare løp min nyeste bandgap fra beta på 50 til 250 og det kom opp som 34mV variasjon.men på ett wafer så vi 0,6% (7mV) variasjon, og bredeste spres fra høyeste mye noensinne å laveste var 1,5%.

SOOOOOO - vi må vurdere om en beta variant 50 til 250 er rimelig, eller betyr det at fab er lov til å være ute av kontroll mens de fremdeles gjør du betale for wafere?hvis det var meg, og vi fikk mye 6% lav, ville jeg sende wafer tilbake og finne en fab som kan styre sine diffusjoner.bare meg selv!

 

[Rocko]

Takk for ditt svar,
Aktuell gevinst på BIPS er virkelig lav Jeg merket (2 <beta <10), Mabe dens 'årsaken til "pseudo" vertical bipolar transistor brukes i CMOS?
Jeg bruker core-bandgap utformingen av IEEE Paper "En lav matespenning høy PSRR spenning referanse i CMOS-prosess" av Khong-Meng Tham og Krishnaswamy Nagaray, som bruker en kombinasjon av flere nåværende og bipolar-emiter området.
Jeg vil gå og prøve layout fra Razavi's Book (Fig 11.35), Mabe den gir bedre i mitt tilfelle ...

greetings Rocko

 

[sunking]

ja, er beta av BJT i cmos svært lav.
den beste måten er trimming

 

[electronrancher]

multiplisere strøm er verre enn flere dioder fordi nå dine Vt har en mismatch avhengighet MOSFETs, som alltid er verre enn å bare bruke rett speil.

Jeg forstår ikke hvorfor den vertikale beta er så ille - vanligvis den loddrette er ganske bra faktisk, må du legge gravlagt laget for å gjøre det så ille.