DFM saken

[ameed]

Hei alle,
For et lite Full tilpasset design, en designer som er fullt klar over DFM problemene kan gjøre sin bit for å øke avkastningen.Men til slutt i et stort chip design designeren må være avhengig av EDA verktøy til å gjøre dette.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />De fleste av EDA selskapene har kommet ut med verktøy som tar vare på disse DFM problemer.Men det universelle suksessen til slike verktøy er fremdeles ukjent!

Jeg tror med andre begrensninger tar prioritet enn DFM spørsmål, designere i dette øyeblikk er egentlig ikke bekymret for slike problemer.Derfor innfesting av DFM spørsmålene er "frivillig" og ikke "obligatorisk" i dette øyeblikk.
Men for å overleve i denne kompetent markedet snart DFM problemer ville være på et høyere prioritet.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />thanx.

 

[khotkar]

ameed Jeg er enig med u.

Oppsett designer bør ta vare på DFM.
Det er svært viktig av følgende punkter:
Avgi
Ytelse
og
levetid av chip.

Det øker litt området og ingen av sjetonger per wafer er å redusere 10%, men ytelsen er 99% bra.
DFM er veldig stort problem i VLSI.

 

[gafsos]

DFM: Design for Manufacturing eller design for Manufacturability: metodikk som, når den brukes til mikroelektronikk, tillater å øke avkastningen / robusthet i integrerte kretser, tar hensyn til begrensninger i produksjon tidlig på design fasene.

De DFM Retningslinjene er et sett med anbefaling for designere.
Disse retningslinjene er definert for en gitt prosess med en gitt teknologi og er svært påvirket av materialer, utstyr, innstillinger.

Som en konsekvens, er DFM retningslinjer basert på engineering dom prosess eksperter (ofte ved hjelp av parametriske testresultater av layout prosessen konstruksjoner på avansert trådkors).

Retningslinjene er også drøftet og gjennomgått med design eksperter.
For 65 nm retningslinjer for Expl, har eksperter fra følgende områder deltok:
Back-End prosess
Front-End prosess
Yield enhancement
eDRAM design
Full Spesialdesign
IO design
SoC design
Std celler design
SRAM / ROM design