N
natt cat
Guest
Un-troverdige, men det er sant etter måling!
Se vedlagt, er det tog til tog INN / UT OPAMP fra SEIKOII.
punkter er:
1.0.9V ~ 5.5V arbeider spenning
2.0.5uA levere strøm selv på 1 / 2 Vsupply utgang (enhet gevinst), og selv for 5V forsyning
3.flere mA utgang evne
4.Bare én polet for båndbredde svar
Noen ide å lage slike ASIC?
Mitt poeng er:
1.Hva prosessen kunne jobbe så lite som 0.9V (0.18u?) Og så høyt som 5.5V?
2.Hvordan komme seg så lite aktuell kilde og fortsatt kan jobbe så lite som 0.9V?(<0.1uA Jeg tror for det første bias current)
3.Hvordan føles det likevel være 0.5uA selv 5V forsyning?
Mitt første spørsmål er:
Jeg tror det er umulig å få så stor motstand (> 50M for 5V) ved hjelp av poly lag i små terninger området selv salicide fjernet.
Jeg prøvde å bruke MOSFET å gjøre simuleringen ved hjelp TSMC 0.18u BSIM3 krydder modell, kan L være så stor som 2500u (hvis B = 0.2u).
Slik at det er umulig å bare bruke én PMOS å gjøre som aktiv motstand.
Det er også problem for fysisk utforming (rett?)
Jeg kunne behovet for å skille det til mange mange PMOSs ved å binde alle portene til GND og cascad alle DS.Men minimun arbeider spenningen økes med masse.
Hvis du kan gjøre slike OPAMP, så du er ekspert!
Alle begrep?Interessant!
Velkommen til å delta i diskusjonen!
Se vedlagt, er det tog til tog INN / UT OPAMP fra SEIKOII.
punkter er:
1.0.9V ~ 5.5V arbeider spenning
2.0.5uA levere strøm selv på 1 / 2 Vsupply utgang (enhet gevinst), og selv for 5V forsyning
3.flere mA utgang evne
4.Bare én polet for båndbredde svar
Noen ide å lage slike ASIC?
Mitt poeng er:
1.Hva prosessen kunne jobbe så lite som 0.9V (0.18u?) Og så høyt som 5.5V?
2.Hvordan komme seg så lite aktuell kilde og fortsatt kan jobbe så lite som 0.9V?(<0.1uA Jeg tror for det første bias current)
3.Hvordan føles det likevel være 0.5uA selv 5V forsyning?
Mitt første spørsmål er:
Jeg tror det er umulig å få så stor motstand (> 50M for 5V) ved hjelp av poly lag i små terninger området selv salicide fjernet.
Jeg prøvde å bruke MOSFET å gjøre simuleringen ved hjelp TSMC 0.18u BSIM3 krydder modell, kan L være så stor som 2500u (hvis B = 0.2u).
Slik at det er umulig å bare bruke én PMOS å gjøre som aktiv motstand.
Det er også problem for fysisk utforming (rett?)
Jeg kunne behovet for å skille det til mange mange PMOSs ved å binde alle portene til GND og cascad alle DS.Men minimun arbeider spenningen økes med masse.
Hvis du kan gjøre slike OPAMP, så du er ekspert!
Alle begrep?Interessant!
Velkommen til å delta i diskusjonen!