Doubt i Level Shifters - LEF filen er det riktige?

[neo321]

Hei,

Ifølge en Low Power Methodology Manual av Synopsys er høy til lav nivå Shifters har buffer struktur med en Ground linje (VSS) og Low VDD linjen (VDDL).Men i mitt LEF fil strukturen for høy til lav nivå shifterhas VSS og High VDD linje (VDD )....

PIN VSS
DIRECTION InOut;
BRUK bakken;
SHAPE Abutment;
PORT
LAYER M1;
RECT 0,690 -0,300 1,120 0,300;
RECT 0,430 -0,300 0,690 0,350;
RECT 0,000 -0,300 0,430 0,300;
END
END VSS
PIN VDD
DIRECTION InOut;
BRUK makt;
SHAPE Abutment;
PORT
LAYER M1;
RECT 0,660 2,220 1,120 2,820;
RECT 0,500 1,950 0,660 2,820;
RECT 0,000 2,220 0,500 2,820;
END
END VDD
OBS
LAYER M1;
RECT 0,620 1,070 0,790 1,330;
RECT 0,500 0,470 0,620 1,830;
RECT 0,070 0,470 0,500 0,630;
RECT 0,070 1,670 0,500 1,830;
END
END LVLHLD1

Er dette riktig?..eller kan jeg hånden redigere LEF filen?
Hvilke filen har faktisk strukturen i cellene?

Please help.

Takk på forhånd,

 

[jbeniston]

Ikke hånd redigere LEF filen!Det ville høyst sannsynlig ikke lenger stemmer overens med den faktiske utformingen av cellen.Du må se på GDSII filen som inneholder selve oppsettet for cellen.Du kan også være i stand til å arbeide ut fra Spice netlist av cellen.

 

[neo321]

Thanks a lot!..Jeg skal prøve den ut ...