Stu ans:
Forsinkelsen skyldes at informasjonen kan reise på de fleste, lysets hastighet, og i virkeligheten, er tiden det tar å gjøre beregningen ikke uendelig rask
Forsinkelsen av gate er forårsaket av parasitten sin kapasitet.Du kan beregne forsinkelse på to måter.Du kan koble to porter av samme type i serienummeret eller du kan koble noe kapasitet på produksjon.Det har ingenting å gjøre med signal reiser fart.Saken er at du har noen parasitten kapasitet i transistorer, som trenger noe tid for å lade eller utslipp ...
U finner XOR gate forsinkelsen ved å koble dem som en ring inverter med en inngang av alle XOR gate på logikk '1'.... og andre innspill knyttet til produksjon av tidligere gate og så videre .... bedre å ha 13 eller 15 porter for å få nøyaktig tid (alle oddetall )....
Γp = time_period of output bølgeform / (2N ).... der N er antall porter ....
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.