ECRL Design, Finding POWER DISSAIPATION??

G

gezzas525

Guest
-------------------------------------------------- ------------------------------

Hi engasjert gjør ECRL strømsparingsmodus design, og prøvde å finne en god måte å beregne kraften spredning i CMOS-og ECRL kretser slik at en sammenligning i kraft kan gjøres mellom dem.Jeg brukte denne metoden for å beregne kraften spredning i CMOS-krets http://www.stanford.edu/class/ee315/handouts/HO35_Power_Measure.pdf
Men denne metoden forutsetter at tilbudet er løst, men i ECRL engasjert bruke en rampe klokke stige, hold, fall og vente.Hvor under stiger det forbruker energi og i løpet av høsten det gjenoppretter den tilbake i kretsen, selvsagt er det skal være noe tap som er differansen mellom hva som gikk inn i kretsen og det ble utvunnet.Kan noen finne en måte å bruke denne metoden, Ive forsøkt å integrere tilbudet i seksjoner og multiplisere resultatet med resten av ligningen.

THANKS
KLEOS

 

Welcome to EDABoard.com

Sponsor

Back
Top