en falsk banen i striclty 1 klokken syncronous RTL mulig?

K

kslim

Guest
Jeg har en bane som bryter su.
Ser på netlist, må det være falsk fordi banen for noen grunner omgå flops som skal mellom begynnelsen og slutten poeng.

Jeg mener min forståelse av falske banen var de knyttet til tilbakestilling eller bane i asyncrounous / multi klokken grenser.Banen jeg ser på
isnt noe med asynkron eller tilbakestille eller flere klokker.
Takk for at du legger inn.

 
STA skal analysere alle timing banen.Så lenge det er en logisk forbindelse fra startpunkt til sluttpunkt (uansett gå gjennom flop), STA verktøyet analyserer banen.

Så, for banen som du tror vil ikke bli påstått, kan du alltids set_fase_path.Den falske banen ikke begrenset multi klokke eller tilbakestille bare.

 
Galt Path's bør analyseres av designere fra kritiske banen og gis som en constrain til STA verktøyet, slik at det ikke kontrollerer,
og dermed gi raske resultater fra kritiske baner.

hilsen
Raghu

 
false banen betyr banen aldri dat flyt, i henhold til din logikk.kan vi begrensningen at falske veien for å unngå timing analyse på denne banen.

 
Galt banen i én klokke domenet er definitivt mulig.Et eksempel er en krets med 2 driftsmoduser som er gjensidig utelukkende.Det kan være fysisk stier mellom logikk fra en modus til en annen, som ikke er en logisk banen.
Et vanlig eksempel er test moduser.For eksempel når BIST kjører, kan du ikke bryr deg om stier fra din BIST kontrolleren og flyter inn i funksjonell logikk og omvendt.
Selvfølgelig falsk baner må være svært nøye vurdert av designere for å se det var noen utilsiktede logikk.En vanlig årsak til dette er klippe ut og lime feil, der en designer glemmer å endre et signal navn etter en klippe og lime, og plutselig en uønsket banen vises.

 

Welcome to EDABoard.com

Sponsor

Back
Top