Enhver kommentar til dette?

[Syukri]

Dette er min design av X-eller ... kan jeg få noen kommentar på det .. det er bra eller dårlig
Beklager, men du må logge inn for å vise dette vedlegget

 

[Syukri]

Nedenfor er simuleringen bruker BSIM3 ..

Takk på forhånd

 

[rfsystem]

Prøv å sette PMOS og NMOs i samme rad.På grunn av høyere DRC avstand av brønner til aktiv du bør få en mer kompakt design

 

[sunking]

flette pmos sammen.

 

[philipwang]

Kjære Syukri,
1.Prøv å designe mer kompakt, er arealet av layout knyttet til prisen direkte,

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

;
2.Prøv å unngå gate poly spor, metall og gate er alle kan brukes som kobler linje, men deres R er forskjellige, så prøv å unngå sporing gjennom polyfon.

BG,

 

[Yun Lin]

1.Tegn PMOS og NMOs i to rad.
2.Juster krets i henhold til oppsettet.
3.Reduser oppsettet området som du kan (Området er penger)
4.Unngå bruk knep som kobler ledningen.

 

[Syukri]

Tusen takk folkens ..

Dette mitt første X-eller design, har jeg laget nytt med pmos som deler samme nwell.

Jeg trodde at hvis jeg bestiller alle transistor på én rad, er det ikke en god ide coz min IC's vil bli lengthly ... at grunnen til at jeg satte den siste under ..

Takk for å fortelle at jeg skulle sette den på rad ..

Om det poly, jeg har ikke ruter, så hvis jeg ønsket å bruke metall mer enn poly da min design vil bli større, og hvis jeg bruker flere lag, mine switcihng tid vil stige på grunn capacitane øke.

Jeg stiger verdien av motstanden i kretsen min er fordi jeg ville ha et lavt strømforbruk ved

P = vdd ˛. Cf
hvor f = 1 / τ og C = τ / R

resulterende P = vdd ˛ / R

så høyere motstand vil gjøre min makt nederst til høyre?

Ant kommentere simuleringen?Hvorfor har det spenning faller og stiger på et sted hvor andre skal være høy eller lav?