Fra shematic utsiktspunkt.
En bit celle av én port ram er bestod av 6t (Transistor) og at av dual-porten er 8t.Og prosessen vil vise, vil oppsettet også effekten arealet av cellen.
TSMC gi optimal-området single-port celle og ikke gir optimal-område for toporters celle.
En bit celle av én port ram er bestod av 6t (Transistor) og at av dual-porten er 8t.
Og prosessen vil vise, vil oppsettet også effekten arealet av cellen.
TSMC gi optimal-området single-port celle og ikke gir optimal-område for toporters celle.
Den backend folk forteller meg at hvis du utformer i TSMC prosess, arealet av én port celle er meget mindre enn layouted av ourself.Fordi layouten kan krenke DRC men det fungerer bra.Dette er jeg vet.Hilsen,
Jarod
Jeg så dualport ram er 1,7 x størrelsen singleport ram, som var rundt 4 ~ 8KByte.
for en liten størrelse ram som 256Byte eller så, er det 2,0 x størrelse singleport ram.
du må være forsiktig med dualport ram,
skrive til og lese fra samme adresse samtidig kan ha problem.
Viragelogic er en annen SRAM IP-leverandøren (www.viragelogic.com)
De tilbyr også embeded bist / BIRA løsning.Jeg vet ikke thik at prisene på SP og DP er det annerledes.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.