et spørsmål om bandgap krets

[xz781122]

Jeg ønsker å designe en CMOS bandgap circuit.So jeg må bruke PMOS å danne diode (den diode 3 i figuren). Men hvordan kan jeg simulere dette diode? Kan jeg bruke eneste kilden node og bulk node å danne en diode ( akkurat som i figuren) og sette dette diode i kretsen min direkte? Jeg har gjort en simulering av denne diode i hspice.but jeg kan ikke få riktig VI curve.How skal jeg gjøre for å danne en diode med CMOS-prosess.
Beklager, men du må logge inn for å vise dette vedlegget

 

[aryajur]

For gjennomføring av diode i bandgap må du bruke en sideveis BJT som former i CMOS-prosess, som vist i figuren.I denne PNP BJT din solfangeren er underlaget og det er jordet hvis du jorde base (N-brønn) og deretter bruke kilden / renne av transistoren du kan bruke den som en diode for Bangap kretser.
Men dette viser oppsettet bildet.For å bruke den til simulering må du få Lateral BJT modeller av CMOS-teknologien du arbeider med.Du bør kunne få dem fra hvem leverer du den normale MOS transistor modeller.
Bruk det BJT modell som de gir og koble BJT som en diode som beskrevet ovenfor (Grounding Base og Collector og bruke Emitter som diode p kryss) og bruke det i din bandgap krets.
Det er slik det skal gjøres.
Beklager, men du må logge inn for å vise dette vedlegget

 

[sunking]

hvorfor ikke bruke vertal pnp?det er svært populær i utformingen cmos banggap.

 

[huojinsi]

Til aryajur
Hvorfor ikke bruke parasittiske vertikale PNP transistor som en diode i CMOS bandgap referanse krets?

 

[Robert Qi]

Vanligvis vil støperi tilby deg BJT GDS og krydder modell.U kan bruke dem direkte.Det er ikke nødvendig å designe BJT selv, eller du kan ikke få krydder modell parametere BJT din.

 

[aryajur]

Jeg beklager for feil tekst.Jeg mente den vertikale BJT.

 

[vonleo]

hvis lateral BJT er tilgjengelig, tror jeg det er mer effektivt enn vertikal én.

 

[rfsystem]

Lateral Poly-PNP (PPNP eller LPPNP) BJT kalles poly fordi basen bredden er definert ved porten polyfon kanal lengde.Det er i kraft en 5-terminal enhet.

P: Gatepoly
B: Base NWELL
E: Inner P Region
C: Ytre P Ring

Den nåværende gevinsten er u. en N * gravlagt lag mellom 2-10.Det er nok å bruke PPNP som en forsterker.Samleren nåværende omdannes til motstander med gi 10-20 i spenning gevinst.Som reduserer utlignet kravet ved bestillinger av omfanget i form av areal for feilen forsterker.Det er typisk en PMOS.

Problemet er at støperier sjelden modell denne enheten.Det er stort antall enheter som du kan bruke til å forbedre design.Men støperier er gate-prosessorer.

 

[jcpu]

Kjære herr:

Hvordan ville du bruke en slik PPNP enhet?
Der ikke noe slikt i de fleste av kretsen simulatorer.

Praktisk, kanskje vi må stramme til poly porten til AVDD?
For modellering og simulering formål.

 

[rfsystem]

Jeg foreslår å bruke en emitter forhold som i en klassisk PTAT celle.Antallet parallelle emittere er koblet i serie med PTAT gjeldende definerer motstand.Samleren nåværende forskjellen er forsterket av to poly motstander eller NMOs i lineær modus.Spenningen Forskjellen er ytterligere forsterket av en PMOS scene med foldet Kaskode.Forsterkeren kjører deretter bandgap spenningen direkte.Bunnen av PPNP er koblet til VSS.Den skjevhet spenningsfall over poly motstanden bør være mindre enn 10-15 * VT.

Modellen av PPNP er en subcircuit med 2-3 PNPs og PMOS.Den poly er regelmessig koblet til emitter.Det gir noen kanal inversjon og redusere flimmer støy.