kan noen guide meg i utviklingsland ethernet contoller for sparten 3e FPGA ved hjelp vhdl.i trenger blokkdiagram, skritt for å følge mens utvikle koden.
takk eller den umiddelbare svar.det er i Verilog. jeg vil ha den i vhdl.actually, hvis jeg får trinnene, dokumentere og blokkdiagram det er nok for me.As, hvis jeg utvikler for min egen det vil bli stor bruk for meg.Jeg kan lære mer.Lagt etter 21 5 timer minutter:behage hjelpe meg å utvikle ethernet controller koden ved hjelp VHDL språket?
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
