før og postsynthesis simulering mismatch behage hjelpe

[vlsi_006]

Hei alle sammen,
Jeg har litt problem i min gate nivå netlist simulering.Min RTL koden simulering fungerer fint, men gate-nivå simuleringen ikke fungerer (får XXX tilstand).Men designen passerer hell den formelle bekreftelsen.Vennligst gi meg noen løsning.

 

[RBB]

Følg X tilbake til rotårsak

 

[pra]

En enkel løsning for å unngå disse "X er
1) Kontroller alle kontrollen registrene ikke er "x" i reset state (dette løser de fleste problemene)
2) Pass på at du ikke får "X" på en kontroll buss (i normal simulering også liker data gyldig etc. ..)

Hvis det fortsatt "X" så kommer du trenger å spore tilbake til roten sak

du må følge koding guide linjene for å unngå disse

 

[ITing]

Hei,

Du kan også sjekke værer utgang.Normalt må du opprinnelige væren innholdet.Du kan be din leverandør hvordan du gjør det.

 

[vlsi_006]

Takk for svar.
Sir, jeg er en student gjør mitt siste årig prosjekt, og jeg er implementering viterbi dekoder i ASIC.
Dataene i RAM og andre registre er i '0 'tilstand når reset.
Adressen til RAM er blitt generert fra blokken kalt TBU som har problemet med x-stat (altså dataene fra RAM ikke kommer riktig).Dette TBU blokken har et skifte register slags logikk i det.Den alltid blokk i modulen har de nødvendige følsomhet listen spesifisert (som per min kunnskap) i det å unngå før og etter simulering mismatch.
Og jeg har ikke gitt noen SDF filen under simulering.Er dette grunnen til at jeg ikke får o / p?Jeg simulere gatelevel netlist innhentet fra DC i VCS (har lagt til bibliotekene også).Det er ingen feil rapportert av syntese verktøyet bortsett fra noen kjente advarsler.Venter på svar.

 

[RBB]

Vel hvis RAM er årsaken til X er da den enten må initialiseres til en viss verdi og / eller skrive til før lese fra.

 

[ashgun]

Dette problemet kan komme Dersom alle dine Registers eller signaler i alltid blokkene er ikke initialisert riktig.Hvis du ikke har initialisert noen av Signaler brukes i alltid blokk får X og det vil forplante seg gjennom Design din.Prøv å sjekke det.Også prøve å sjekke om Clock kommer ordentlig.