S
speedman
Guest
Hei alle,
Jeg har et dubt på FIFO syntese.
Hvis jeg generere av IP core gen i Ise, men generelt om jeg bygge FIFO rundt en DP ram, kan jeg erklære en falsk bane mellom klokken interne?
Jeg vet ikke det.
Jeg har et dubt på FIFO syntese.
Hvis jeg generere av IP core gen i Ise, men generelt om jeg bygge FIFO rundt en DP ram, kan jeg erklære en falsk bane mellom klokken interne?
Jeg vet ikke det.