FIFO eller forsinkelse for 500 MSPS ADC testing

J

JGLeong

Guest
Hei, jeg er ny her, og ikke har et sterkt elektronisk bakgrunn. Jeg ønsker å evaluere performace av en TI ADS5463 12 bit ADC på 500MSPS. Men kan min logikk analysator bare gjøre 200: (Er det en måte jeg kan nedgangen output / iverksette noen form for FIFO (som de fra AD) som vil fange opp prøver for analyse på en lavere hastighet (jeg trenger ADC? prøvetaking ved 500) Takk for hjelpen. JG
 

Welcome to EDABoard.com

Sponsor

Back
Top