Flattening, satt falske banen i DC?

[cafukarfoo]

Hallo,

Kan noen forklare mer detaljer om spørsmålet nedenfor?.Takk på forhånd.

1.Hvordan flatere under syntese kan forbedre hastigheten?
2.Når den er satt falske banen brukes i syntese?
3.Når innstillingen multi-sykkelveg brukes i syntese?

 

[chenzhao.ee]

1.The optimalisering er bare implementert i modulen og grensen for modulene er ikke behandlet som den samme som den inter av modulen, så hvis du flatet modulene, ville DC behandle hullet design som et modul og få en bedre optimalisering resultat .
2.For eksempel CLK CLK A og B er asychronous og veien mellom domenet clk a og domene av CLK b er falsk sti.
3.When ett objekt fanget dataene ikke er begrenset i en syklus, bør du sette multi_cycle fra objektet som laster data til det.