floorplanning

[tooh83]

Hei, alle sammen

Jeg vil lære floorplanning.Kan noen gi meg en god innledende floorplanning materiale.thanx på forhånd

 

[zhongdg]

Hvilke verktøy vil du bruke?Astro eller SOC oppleve?Kanskje følgende materiale er nyttig for deg.

 

[zhongdg]

Et annet materiale
Beklager, men du må logge inn for å vise dette vedlegget

 

[tooh83]

jeg trenger å vite først hva som er floorplanning?Hvordan gulvplan?floorplanning algoritmer?en trinnvis floorplanning eksempel og plz i engelsk

 

[layoutmaster]

Hei, se på mitt innlegg i følgende gulvplan diskusjonen gjort noen måneder siden ...:

http://www.edaboard.com/viewtopic.php?t=307344&highlight =

 

[Tan]

er det virkelig nødvendig å lære om floorplanning?
i Xilinx stedet og rute og floorplanning gjøres automatisk av verktøyet høyre ..

 

[layoutmaster]

Tan, Det kommer an på hvilken verden du bruke til å arbeide og design ...Sannsynligvis i den digitale verden er ikke som avgjørende for å gjøre en chip gulvplan og du kan stole på automatiske verktøy for å gjøre det, men som en analog-Mixed Signal design engineer med mer enn 10 års erfaring, en mange produkter i markedet Jeg anbefaler en god gulvplan eventuelle chip med en kritisk Analog del, selv når det
er en veldig liten chip andel ...

Innenfor gruppen min, jeg tror ikke godkjenne noen skritt videre i et design hvis en god gulvplan er ikke definert først.Det
er et viktig første skritt for å få en god og funksjonell del etter silisium behandlingen ...

 

[Tan]

WOW !!!...
Kudos til explaination
Det var en flott svar .. takk så mye for din klare explaination ..
Det er derfor bare i den analoge verden vi må gjøre floorplannignseperately ..
er det mulig å gjøre i den digitale verden som godt eller verktøyet automatisk gjør det?

avventer svaret ..

 

[VLSI_Designer]

HI Tan,

Det er ikke riktig notoin at Analog design krever bare riktig floorplanning og for digital design av EDA verktøy vil ta vare på floorplannig!

Høyre Floorplannig i min mening::
1) Riktig plassering av makroer / minner i Deisgn for SOC som samhandler med interne design eller ytre verden gjennom Bond pads av design
2) Shoud har mindre opphopning for den videre fremgangsmåte
3) bør reuiqre mindre wire lengde for ruting med plassering av makroer i design.

So., Selv for en digital SOC, den gulvplan steget mye behov for optimalisert design

Suresh

 

[Tan]

Men hvordan du gjør floorpalnning manuelt ..
ser jeg design ingeniør i arbeidet med Xilinx verktøyet ..
jeg skriver en søknad i henhold til mine behov og klikk Kjør alle ...
det gjør alt ..

fra innlegget jeg antar at floorplanning i Xilinx virker minimalt arbeid .. for å få maksimalt ut av det vi har å separat gjøre floorplanning ..
hvis det er gjort det hvordan du gjør det?

 

[FLEXcertifydll]

Egentlig i FPGA-domene, hvis U ønsker å få et utmerket resultat, U må manuelt gulvplan, plassering for å få det beste tidspunktet for kritiske banen eller design.
Manuelt endre fysisk design i FPGA er et veldig hardt arbeid, men det
er veldig nyttig og må.
Verktøyet kan ikke gjøre noe mer ting U vil ha.Legges etter 4 minutter:Tan
I Soc og ASIC domene, gulvplan betyr den store oppgaven i back-end.U må holde ultilization over enn 90%.no conjection problemet.ingen makt slippe problemet.
Selvfølgelig
er det med prisen.det betyr at pengene inntekt.