Fordeling av modul utnyttelse

G

grubby23

Guest
Hei

Jeg har en design med mer enn 15 moduler.Jeg lurer på om i Xilinx Ise 10 er det en mulighet til å se bidrag av disse modulene til total antall skiver.
Ville gjøre ting enklere enn syntese hver modul selv.

Takk

 

Welcome to EDABoard.com

Sponsor

Back
Top