forskjell b / w disse to kodene; Jeg føler meg både gi samme resultat

[elexhobby]

Hallo,
Jeg er en nybegynner å VHDL n lesing Perry 9nde fyr.
Jeg møtte Føll koden der din og CLK er i havner n dout is OUT port --

SIGNAL Q1, Q2: BIT;
BEGIN
reg_proc: PROCESS
BEGIN
Wait Until clk'EVENT and clk = '1 ';
Q1 <= din;
Q2 = Q1;
END PROCESS;
dout <= q1 NÅR no = '1 'ELSE
Q2;

Her dout erklæres utenfor prosessen.Jeg kan ikke se forskjellen som ville skje dersom dout setningen ble skrevet inne i prosessen.Jeg vet det har å gjøre med deltaet forsinkelser, men fortsatt ikke kan finne ut hva.

Plz hjelpe meg.Takk

 

[tkbits]

elexhobby skrev:

Jeg møtte Føll koden der din og CLK er i havner n dout is OUT port --Code:

SIGNAL Q1, Q2: BIT;

BEGIN

reg_proc: PROCESS

BEGIN

Wait Until clk'EVENT and clk = '1 ';

Q1 <= din;

Q2 = Q1;

END PROCESS;

dout <= q1 NÅR no = '1 'ELSE

Q2;

 

[bansalr]

Ja, skal resultatene være som nevnt av tkbits.
Den dout vil endres så snart som mulig står høyt uavhengig av klokke.
dessuten logikken syntesen vil gi et annet resultat i begge sakene.

 

[elexhobby]

Oh ya ..Thanks a lot!Burde ha forstått ..

 

[Salma Ali Bakr]

dout er asynkron
ikke er avhengig av klokken signalet