FPGA bootup koden

[utsettelse]

Hei alle,

Er det slike ting som FPGA bootstrap kode som prosessorens?

Når gjennomføre store design skal jeg bare laste bitstrømmen fra
en ekstern EPROM med designet kun i det eller bør det være noen powerup diagnostiske rutiner som GSR, kode versjon etc. brukes til å indikere at enheten har nettopp kommet i live?I denne forstand, hva annet kan gjøres en del av oppstarten koden?

Takk,

Forsinkelse (forsinket med teknologi)

 

[davyzhu]

Hei forsinkelsen

I FPGA, den er navngitt som "Configuration", når du teste din ustabil design, kan du laste ned bit gjennom JTAG wire, når du får en stabil versjon av design kan du laste det ned til PROM eller Flash (kanskje styrt av en CPLD ) Når du tilbakestiller FPGA, koden kan laste ned til FPGA automatisk.
For mer informasjon, kan du se Xilinx's brukerprofil og Dataarkvisning, søk for delen "configuration".

Skål,
Davy

 

[tlp71@hotmail.com]

den eneste måten å ha en fpga at boostrap er å bruke en OTP FPGA eller den nyeste Flash FGA (actel og Cypress).
I OTP tilfelle du ikke kan oppgradere din kode i flash-modus kan være mulig, men er ikke lett