FPGA Design

[deepshah]

Hei
Jeg vil bare vite strukturen sammenkoblinger av 8 CLB FPGA hvordan du gjør det?
og hvordan å simulere SRAM i tråkkfrekvens? (er det som input? klokken timming diagrammet jeg nødt til å sette inn i ananlog miljø?)

 

[Old Nick]

Jeg er litt forvirret av spørsmålet ditt.

Cadence gjør ikke FPGA simuleringer.Du må bruke Xilinx ISE med modelSim og VHDL eller noe (avhengig målrette FPGA).Med mindre jeg er fullstendig misforståelse ditt spørsmål.