[FPGA Xilinx] UCF / NCF constraint filer?

[nicoxp31]

Hei,

Jeg har en NCF begrensning fil generert etter syntese (bruk synplify pro) og etter dette, jeg bruker Xilinx ISE design flow (NgdBuild, Kart og PAR) å endelig få netlist å sette på FPGA.
Problemet er at ISE flyten ber om en UCF fil som jeg trenger å skrive ned mine klokke begrensninger (for eksempel) ... så da disse begrensningene vil i utgangspunktet overskrive alle pre-genererte begrensninger i NCF filen for samme klokkene. .
Men noen ganger er det noen feil under Bygg siden etter syntese navnet på klokken endret i NCF filen, så jeg trengte å vite om det var en automatisk måte å oversette NCF filen i en UCF fil?

Er NCF Arkiv virkelig nødvendig for ISE verktøy?

Takk,
Vennlig hilsen
Jerome

 

[supercst]

Hvis du bruker GUI, det NCF med samme navn av netlistfile og i samme katalog vil automatisk bli brukt av ISE