fpgaadvantage

[fakeha_s]

Jeg har Verilog-kode som jeg ønsker å bruke med FPGA fordel programvare, hvordan kan jeg bruke denne koden til å generere blokkdiagram og stat maskin diagram

 

[Mohammad Abdul moniem]

fra HDL-menyen velger du Importer HDL fil
så u kan velge å konvertere den

 

[fakeha_s]

Jeg har brukt denne muligheten, men ingen blokkdiagram vises etter prosedyren
Jeg har fått følgende instruksjoner im den (fordel versjon 4) manuell

 

[ljkong]

kanskje koding stilen er ikke egnet for FA til å konvertere til FSM.
hvis du har noe hierarki i dere design kan FA ikke konvertere design til blokkdiagram.
I mellomtiden bør du velge alternativet for konvertering til FSA og blokkdiagram når importen Verilog koden.