gate-nivå netlist

[jinruan]

hei folkens
er det noen tildele uttalelse i min gate-nivå netlist (syntetisert av DC),
Hvis netlist blir lest av Apollo for april, hva vil skje med tildele setningen?
Er det pålitelig på brikken?

 

[haosg]

den nyeste versjonen Astro skal konvertere den til nett med lanching en "warnning",
men senere versjon, særlig Apollo kan feil.

 

[ram]

Du kan skrive et lite script for å erstatte disse asiign uttalelser av buffer cellen .. eller du kan også erstatte input siden netto ved produksjon siden netto i hele design

 

[spauls]

Bruk en TCL script for å erstatte tildele uttalelse, vil det hjelpe

 

[Wein]

navngiving regel kan løsemiddel
legg naming regel
-equal_ports_nets \
-inout_ports_equal_nets \

 

[jinruan]

jeg erstatte tildele med buffer celle, men da Apollo lese netlist, er det noen feil.
innledende netlist:
...
wire \ crc_in [6], \ crc_in [5], \ crc_in [4], \ crc_in [3], \ crc_in [2]
tildele \ crc_in [6] = crc_in [6];
tildele crc_out [14] = \ crc_in [6];
...
hand edit netlist:
wire \ crc_in [6], \ crc_in [5], \ crc_in [4], \ crc_in [3], \ crc_in [2]
BUFX2 U1 (. A (crc_in [6]). Y (\ crc_in [6]));
BUFX2 U2 (. A (\ crc_in [6]). Y (crc_out [14]));

Da Apollo lese netlist, indikerer det at det er feil ved \ crc_in [6].
hvorfor?Hva heter regel for intern garn eller pinner
i gate-nivå netlist?

 

[maxsnail]

da gjør syntesen med dc.
Bruk kommandoen, set_fix_multiple_nets-all-buffer_constants,
da vil erstatte tildele med en buffer

 

[power-twq]

Det vil bli vist feilmelding i P & R scenen.

du kan bruke DC's set_fix_multiple_port_nets (vennligst kontroller denne kommandoen

staving) for å fikse dette problemet.

jinruan skrev:

hei folkens

er det noen tildele uttalelse i min gate-nivå netlist (syntetisert av DC),

Hvis netlist blir lest av Apollo for april, hva vil skje med tildele setningen?

Er det pålitelig på brikken?

 

[zysmith]

plz Søk emnet her, synes det andre spurte problemet før!