Gate-teller er IKKE et bibliotek uavhengig mål lenger?

[Arik]

Hei alle,Nylig ble jeg arbeider med to forskjellige celle bibliotek (90nm, 65nm) og la merke til
at det er en forskjell (opp til 30%) mellom gate-telle antall av samme design for disse to celle bibliotekene.For både celle bibliotekene tok jeg arealet av en 2 input NAND gate som referanse.Porten-telle tallene er hentet inn gjennom logikk
syntese med Design Compiler.Hva er galt?Kanskje porten-teller er IKKE en
biblioteket uavhengig måle noe mer?

 

[iwpia50s]

Mindre geometrier bety lavere kjøre styrke.Hvis du bruker samme området for begge teknologiene, så mindre geometrien vil kreve flere celler fordi utnyttelsen av pre-optimalisert design vil være lav og dermed spredt mer, som kan kreve mer buffere til å møte timing.

 

[Arik]

Takk for svar iwpia50s

Men er du sikker på at det er den eneste forklaringen på fenomenet?

 

[iwpia50s]

Jeg kan ikke si for absolutt fordi jeg ikke har sett på bibliotekene, men dette det generelle tilfellet.