S
ssankurathri
Guest
hei
am bruker modelsim.Jeg skrev vhdl koden i Xilinx.
Jeg vil generere en Programdata Test Vector fil (. APL) for dette.
noen informasjon om dette vil være nyttig.
Hilsen
am bruker modelsim.Jeg skrev vhdl koden i Xilinx.
Jeg vil generere en Programdata Test Vector fil (. APL) for dette.
noen informasjon om dette vil være nyttig.
Hilsen