Har u ansikt problem som dette før?

B

bansalr

Guest
Problemet som jeg møter er en FPGA BUILD filen fungerer på enkelte parti av FPGA Xilinx Spartan-3 og viser merkelig behaviuors på enkelte parti.

Stange liker jeg se inni tellere hoppe tilfeldig plutselig.Tidspunktet Rapporten sier ok for den angitte banen.

Hva er ur satse på dette?

 
Hvis det ikke fungerer på en odde enhet, kan det være en sak som enheten er delvis ødelagt.

 
Takk for svar.Egentlig virker det når jeg kjører en Xilinx P & R.
2.Det viser samme atferd på par av styrene har samme parti med FPGA's.

Videre hvordan du bevise det er enheten problem?

 
Hvis det viser samme atferd på par av FPGA, tror jeg så alle kan ikke være feil enheter.(Pass på at vi her snakker om kits / proto / dev styrer og ikke en spesifikk design bord. Hvis dens en spesifikk design bord være sikker nok til at styret produsenten ikke har brukt easypath enhet)

"Egentlig virker det når jeg kjører en Xilinx P & R."

Hvilke andre P & R-verktøyet bruker du i så fall den i ustand?
Også chk hvis det er noen errata fra Xilinx knyttet til design / enhet.
Jeg mener å påvise en enhet defekt er litt vanskelig.Du må sørge for at et design er mislykkes gjentatte ganger på en enhet og som går på andre (sunne) enheter og gate nivå netlist.
Prøv gate nivå simulering med ulike forsinkelser (min / max / typisk).
Bruk den nyeste oppdateringen til verktøyet ditt.

 
Jeg tror din spatan styret er delvis ødelagt.hvis du kan simulat din layouted design i ise, jeg tror det er noe galt med hovedkortet ditt.

 
Takk for svar.

Dette spørsmål er knyttet til tilpasset designet ombord.Hva er dette lett banen enhet?

Jeg bruker ISE repeatedlly.For å møte timingen i bruk Xplorer alternativ, og for noen bygge-filer fungerer og for noen doen't ha samme timing score.

 
Easypath enheter er delvis hoppet (2nds?) Enheter som er bekreftet å fungere skikkelig på 1 eller 2 gitt netlists slik at feil er utelukket i disse faste netlists.Enhver annen netlist kan forårsake funksjonsfeil.Brukes for å senke ned prisen på systemet som aldri krever en ny design.

 

Welcome to EDABoard.com

Sponsor

Back
Top